# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下配の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年12月21日

出 顧 番 号 Application Number: 平成12年特許願第389106号

出 版 人 Applicant(s): 株式会社東芝

2001年 9月27日

特許庁長官 Commissioner, Japan Patent Office



【書類名】特許願

【整理番号】00P395

【提出日】平成12年12月21日

【あて先】特許庁長官 殿

【国際特許分類】

HOIL 27/00

【発明の名称】半導体メモリ装置及びその製造方法

【請求項の数】 14

【発明者】

【住所又は居所】神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内

【氏名】大澤 隆

【特許出願人】

【識別番号】000003078

【氏名又は名称】株式会社 東芝

【代理人】

【識別番号】100092820

【弁理士】

【氏名又は名称】伊丹 勝

【電話番号】03-5216-2501

【先の出願に基づく優先権の主張】

【出願番号】平成12年特許願第247735号

【出願日】平成12年 8月17日

【手数料の表示】

【予納台帳番号】026893

【納付金額】21,000

【提出物件の目録】

【物件名】明細書 |

【物件名】図面 1

【物件名】要約書 | 【包括委任状番号】9810498 【プルーフの要否】要 【書類名】 明細書

【発明の名称】 半導体メモリ装置及びその製造方法

【特許請求の範囲】

【請求項1】 1ビットのメモリセルが他から電気的に分離されたフローティングの半導体層に形成された一つのトランジスタにより構成され、

前記トランジスタは、第1導電型の前記半導体層に互いに離隔して形成された 第2導電型のドレイン及びソース拡散層と、これらのドレイン及びソース拡散層 の間の前記半導体層上にゲート絶縁膜を介して形成されたゲート電極とを有し、

前記トランジスタのゲート電極はワード線に、ドレイン拡散層はビット線に、 ソース拡散層は固定電位線にそれぞれ接続され、

前記トランジスタは、前記半導体層に過剰の多数キャリアが保持された第1の しきい値電圧を有する第1データ状態と、前記半導体層の過剰の多数キャリアが 放出された第2のしきい値電圧を有する第2データ状態とをダイナミックに記憶 し、且つ任意のビット単位でのデータ書き換えを可能とした ことを特徴とする半導体メモリ装置。

【請求項2】 前記第1データ状態は、前記トランジスタを動作させることによりドレイン接合近傍でインパクトイオン化を起こして、生成された過剰の多数キャリアを前記半導体層に保持することにより書き込まれ、

前記第2データ状態は、前記ゲート電極からの容量結合により所定電位が与えられた前記半導体層と前記ドレイン拡散層との間に順方向バイアスを与えて、前記半導体層の過剰の多数キャリアをドレイン拡散層に引き抜くことにより書き込まれる

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項3】 前記半導体層は、シリコン基板に絶縁膜を介して形成された シリコン層である

ことを特徴とする請求項1又は2記載の半導体メモリ装置。

【請求項4】 前記シリコン層がp型であり、前記トランジスタがNチャネルMOSトランジスタである

ことを特徴とする請求項3記載の半導体メモリ装置。

【請求項5】 データ書き込み時、前記固定電位線を基準電位として、選択ワード線に前記基準電位より高い第1の電位を与え、非選択ワード線に前記基準電位より低い第2の電位を与え、ピット線には第1及び第2データ状態に応じてそれぞれ前記基準電位より高い第3の電位及び前記基準電位より低い第4の電位を与えるようにした

ことを特徴とする請求項4記載の半導体メモリ装置。

【請求項6】 データ読み出し時、前記固定電位線を基準電位として、選択 ワード線に前記第1のしきい値電圧と第2のしきい値電圧の間にある前記基準電位より高い第5の電位を与え、選択されたメモリセルの導通又は非導通を検出する

ことを特徴とする請求項5記載の半導体メモリ装置。

【請求項7】 データ読み出し時、前記固定電位線を基準電位として、選択 ワード線に前記第1及び第2のしきい値電圧より高く且つ前記基準電位より高い 第5の電位を与え、選択されたメモリセルの導通度を検出するようにした ことを特徴とする請求項5記載の半導体メモリ装置。

【請求項8】 シリコン基板に絶縁膜を介してシリコン層が形成されたSO 1 基板と、

このSOI基板のシリコン層に形成され、ドレイン拡散層を共有する二つずつがチャネル幅方向に素子分離されてマトリクス配列されたトランジスタと、

一方向に並ぶトランジスタのゲート電極に共通接続されたワード線と、

このワード線と交差する方向に配設されて前記トランジスタのドレイン拡散層 に接続されるピット線と、

前記トランジスタのソース拡散層が前記ワード線方向に連続的に配設されて固 定電位が与えられる共通ソース線とを備え、

前記トランジスタは、バルク領域に過剰の多数キャリアが保持された第1のしきい値電圧を有する第1データ状態と、前記バルク領域の過剰の多数キャリアがドレイン拡散層に放出された第2のしきい値電圧を有する第2データ状態とをダイナミックに記憶する

ことを特徴とする半導体メモリ装置。

【請求項9】 前記トランジスタは、最小加工寸法をFとして、2F×2Fのセルサイズでマトリクス配列されてメモリセルアレイが構成されていることを特徴とする請求項8記載の半導体メモリ装置。

【請求項10】 前記ドレイン拡散層及びソース拡散層は、前記シリコン層の底部の前記絶縁膜に達する深さに形成されていることを特徴とする請求項8記載の半導体メモリ装置。

【請求項11】 前記半導体層は、前記ドレイン及びソース拡散層に接する第1の不純物添加領域と、前記ドレイン及びソース拡散層から離れてチャネル長方向の中央部に配置された前記第1の不純物添加領域より高不純物濃度の第2の不純物添加領域とを有する

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項12】 前記ドレイン及びソース拡散層のうち少なくともドレイン抵散層が、前記第1の不純物添加領域に接してpn接合を構成する第3の不純物添加領域と、前記第1の不純物添加領域から離れた位置に形成された前記第3の不純物添加領域より高不純物濃度の第4の不純物添加領域とを有することを特徴とする請求項11記載の半導体メモリ装置。

【請求項13】 半導体基板上に絶縁膜により分離されて形成された第1導電型の半導体層上に、ゲート電極形成領域に開口を有するマスクを形成する工程と、

前記マスクの開口側壁に側壁絶縁膜を形成する工程と、

前記マスクの開口を介して前記半導体層に不純物を導入して、前記半導体層より高不純物濃度で第1導電型の不純物添加層を形成する工程と、

前記側壁絶縁膜を除去した後、前記マスクの開口にゲート絶縁膜を介してゲート電極を埋め込む工程と、

前記マスクを除去した後、前記半導体層に不純物を導入することにより、第2 導電型のドレイン及びソース拡散層を形成する工程と を有することを特徴とする半導体メモリ装置の製造方法。

【請求項14】 半導体基板上に絶縁膜により分離されて形成された第1導電型の半導体層上に、ゲート電極形成領域に開口を有するマスクを形成する工程

と、

前記マスクの開口側壁に第1の側壁絶縁膜を形成する工程と、

前記マスクの開口を介して前記半導体層に不純物を導入して、前記半導体層より高不純物濃度で第1導電型の第1の不純物添加層を形成する工程と、

前記第1の側壁絶縁膜を除去した後、前記マスクの開口にゲート絶縁膜を介してゲート電極を埋め込む工程と、

前記マスクを除去した後、前記半導体層に不純物を導入することにより、ドレイン及びソース領域に第2導電型の第2の不純物添加層を形成する工程と、

前記ゲート電極の側壁に第2の側壁絶縁膜を形成する工程と、

前記半導体層に不純物を導入することにより、ドレイン及びソース領域に前記第2の不純物添加層より高不純物濃度で第2導電型の第3の不純物添加層を形成する工程と

を有することを特徴とする半導体メモリ装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、ダイナミック型半導体メモリ装置(DRAM)に関する。

[0002]

【従来の技術】

従来のDRAMは、MOSトランジスタとキャパシタによりメモリセルが構成されている。DRAMの微細化は、トレンチキャパシタ構造やスタックトキャパシタ構造の採用により大きく進んでいる。現在、単位メモリセルの大きさ(セルサイズ)は、最小加工寸法をFとして、 $2FX4F=8F^2$ の面積まで縮小されている。つまり、最小加工寸法Fが世代と共に小さくなり、セルサイズを一般に $\alpha F^2$ としたとき、係数 $\alpha$ も世代と共に小さくなり、F=0・ $18\mu$ mの現在、 $\alpha=8$ が実現されている。

[0003]

今後も従来と変わらないセルサイズ或いはチップサイズのトレンドを確保するためには、 $F < 0.18 \mu m$ では、 $\alpha < 8$ 、更に $F < 0.13 \mu m$ では、 $\alpha < 6$ 

を満たすことが要求され、微細加工と共に如何にセルサイズを小さい面積に形成するかが大きな課題になる。そのため、1トランジスタ/1キャパシタのメモリセルを6 F  $^{1}$ や4 F  $^{1}$ の大きさにする提案も種々なされている。しかし、トランジスタを縦型にしなければならないといった技術的困難や、隣接メモリセル間の電気的干渉が大きくなるといった問題、更に加工や膜生成等の製造技術上の困難があり、実用化は容易ではない。

#### [0004]

これに対して、キャパシタを用いず、1トランジスタをメモリセルとするDRAMの提案も、以下に挙げるようにいくつかなされている。

- ① JOHN E. LEISS et al. "dRAM Design Using the Taper-Isolated Dynamic Cell" (IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC-17, NO. 2, APRIL 1982, pp337-344)
- ②特開平3-171768号公報
- ③ Marnix R. Tack et al. "The Multistable Charge-Controlled Memory Effect in SOI MOS Transistors at Low Temperatures" (IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 37, MAY, 1990, pp.1373-1382)
- 4 Hsing-jen Wann et al. "A Capacitorless DRAM Cell on SOI Substrate" (IEDM 93.pp635-638)

#### [0005]

#### 【発明が解決しようとする課題】

①のメモリセルは、埋め込みチャネル構造のMOSトランジスタを用いて構成される。素子分離絶縁膜のテーパ部に形成される寄生トランジスタを利用して、表面反転層の充放電を行い、二値記憶を行う。

②のメモリセルは、個々にウェル分離されたMOSトランジスタを用い、MOSトランジスタのウェル電位により決まるしきい値を二値データとする。

③のメモリセルは、SOI基板上のMOSトランジスタにより構成される。SOI基板の側から大きな負電圧を印加してシリコン層の酸化膜と界面部でのホール蓄積を利用し、このホールの放出、注入により二値記憶を行う。

④のメモリセルは、SOI基板上のMOSトランジスタにより構成される。M

OSトランジスタは構造上一つであるが、ドレイン拡散層の表面に重ねて逆導電型層が形成され、実質的に書き込み用PMOSトランジスタと読み出し用NMOSトランジスタを一体に組み合わせた構造としている。NMOSトランジスタの基板領域をフローティングのノードとして、その電位により二値データを記憶する。

#### [0006]

しかし、①は構造が複雑であり、寄生トランジスタを利用していることから、特性の制御性にも難点がある。②は、構造は単純であるが、トランジスタのドレイン、ソース共に信号線に接続して電位制御する必要がある。また、ウェル分離であるため、セルサイズが大きく、しかもピット毎の書き換えができない。③では、SOI基板側からの電位制御を必要としており、従ってビット毎の書き換えができず、制御性に難点がある。④は特殊トランジスタ構造を必要とし、またメモリセルには、ワード線、ライトビット線、リードビット線、パージ線を必要とするため、信号線数が多くなる。

#### [0007]

この発明は、単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置及びその製造方法を提供することを目的としている。

### [0008]

#### 【課題を解決するための手段】

この発明に係る半導体メモリ装置は、1ビットのメモリセルが他から電気的に 分離されたフローティングの半導体層に形成された一つのトランジスタにより構 成され、前記トランジスタは、前記半導体層に互いに離隔して形成されたドレイ ン及びソース拡散層と、これらのドレイン及びソース拡散層の間の前記半導体層 上にゲート絶縁膜を介して形成されたゲート電極とを有し、前記トランジスタの ゲート電極はワード線に、ドレイン拡散層はピット線に、ソース拡散層は固定電 位線にそれぞれ接続され、前記トランジスタは、前記半導体層に過剰の多数キャ リアが保持された第1のしきい値電圧を有する第1データ状態と、前記半導体層 の過剰の多数キャリアが放出された第2のしきい値電圧を有する第2データ状態 とをダイナミックに記憶し且つ、任意のピット単位でのデータ書き換えを可能と したことを特徴としている。

## [0009]

この発明において、より具体的には、第1データ状態は、トランジスタを動作させることによりドレイン接合近傍でインパクトイオン化を起こして、生成された過剰の多数キャリアを前記半導体層に保持することにより書き込まれ、第2データ状態は、ゲート電極からの容量結合により所定電位が与えられた半導体層とドレイン拡散層との間に順方向バイアスを与えて、半導体層の過剰の多数キャリアをドレイン拡散層に引き抜くことにより書き込まれる。

#### [0010]

この発明において、好ましくは、半導体層は、シリコン基板に絶縁膜を介して 形成されたシリコン層である。更にこの場合、より好ましくは、シリコン層が p 型であり、トランジスタが N チャネル M O S トランジスタであるものとする。

#### [0011]

この発明による半導体メモリ装置では、データ書き込み時、固定電位線を基準電位として、選択ワード線に基準電位より高い第1の電位を与え、非選択ワード線に基準電位より低い第2の電位を与え、ビット線には第1及び第2データ状態に応じてそれぞれ基準電位より高い第3の電位及び基準電位より低い第4の電位を与える。これにより、ビット線から第1データが与えられた選択セルでは、トランジスタが5極管動作し、ドレイン接合近傍の半導体層内でインバクトイオン化が起こって、生成された過剰のホールが半導体層に注入保持される。また第2データが与えられた選択セルでは、ドレイン拡散層と半導体層の間が順バイアスとなり、半導体層の過剰ホールがドレイン拡散層に放出される。

#### [0012]

データ読み出しは、選択ワード線に第1のしきい値電圧と第2のしきい値電圧の間にある基準電位より高い第5の電位を与え、選択されたメモリセルの導通又は非導通を検出する方式が用いられる。或いは、選択ワード線に第1及び第2のしきい値電圧より高く且つ基準電位より高い第5の電位を与え、選択されたメモリセルの導通度を検出するようにしてもよい。

## [0013]

この発明による半導体メモリ装置では、トランジスタは、最小加工寸法をFとして、2FX2Fのセルサイズでマトリクス配列されてメモリセルアレイが構成される。

#### [0014]

この発明によると、一つのメモリセルは、フローティングの半導体層をバルク領域として持つ単純な一つのトランジスタにより形成され、セルサイズを4F<sup>2</sup>と小さくすることができる。トランジスタのソースは固定電位線に接続され、また半導体層に対するバックゲートバイアス制御を行うことなく、ドレインに接続されたピット線とゲート電極に接続されたワード線の制御のみによって、読み出し、書き換え及びリフレッシュの制御が行われる。即ち任意ピット単位でのデータ書き換えも可能である。

また、この発明によるメモリセルは基本的に非破壊読み出しであるので、センスアンプをピット線毎に設ける必要がなく、言い換えれば、ワード線により同時に選択されるメモリセルの全てに対してセンスアンプを設ける必要がなく、従ってセンスアンプのレイアウトは容易になる。更に、メモリセルは電流読み出しであるので、耐ノイズ性に優れており、オーブンピット線方式を用いることもできる。

#### [0015]

この発明によるメモリセルは、二値データであるしきい値電圧の高い状態と低い状態を、それらのしきい値電圧の差が大きい状態で記憶することが好ましい。またデータは、フローティングの半導体層の電荷蓄積状態として保持されるため、リーク電流ができる限り小さいことが望まれる。これらの要求を満たすための好ましい構造として、バルク領域となる半導体層は、ドレイン及びソース拡散層に接する第1の不純物添加領域と、ドレイン及びソース拡散層から離れてチャネル長方向の中央部に配置された第1の不純物添加領域より高不純物濃度の第2の不純物添加領域とを有するものとする。

更に好ましくは、ドレイン及びソース拡散層のうち少なくともドレイン拡散層が、第1の不純物添加領域に接してpn接合を構成する第3の不純物添加領域と

、第1の不純物添加領域から離れた位置に形成された前記第3の不純物添加領域より高不純物濃度の第4の不純物添加領域とを有する構造とする。

### [0016]

また、バルク領域中央部に高濃度層を持つメモリセルを形成するための、この発明による半導体メモリ装置の製造方法は、半導体基板上に絶縁膜により分離されて形成された第1導電型の半導体層上に、ゲート電極形成領域に開口を有するマスクを形成する工程と、前記マスクの開口側壁に側壁絶縁膜を形成する工程と、前記マスクの開口を介して前記半導体層に不純物を導入して、前記半導体層より高不純物濃度で第1導電型の不純物添加層を形成する工程と、前記側壁絶縁膜を除去した後、前記マスクの開口にゲート絶縁膜を介してゲート電極を埋め込む工程と、前記マスクを除去した後、前記半導体層に不純物を導入することにより、第2導電型のドレイン及びソース拡散層を形成する工程とを備える。

## [0017]

#### 【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態を説明する。

図1はこの発明によるDRAMの単位メモリセルの断面構造を示し、図2はその等価回路を示している。メモリセルMCは、SOI構造のNチャネルMOSトランジスタにより構成されている。即ち、シリコン基板10上に絶縁膜としてシリコン酸化膜11が形成され、このシリコン酸化膜11上にp型シリコン層12が形成されたSOI基板が用いられている。この基板のシリコン層12上に、ゲート酸化膜16を介してゲート電極13が形成され、ゲート電極13に自己整合されてn型ソース、ドレイン拡散層14、15が形成されている。

## [0018]

ソース、ドレイン拡散層14,15は、底部のシリコン酸化膜11に達する深さに形成されている。従って、p型シリコン層12からなるバルク領域は、チャネル幅方向(図の紙面に直交する方向)の分離を酸化膜で行うとすれば、底面及びチャネル幅方向の側面が他から絶縁分離され、チャネル長方向はpn接合分離されたフローティング状態になる。

このメモリセルMCをマトリクス配列する場合、ゲート電極13はワード線W

Lに接続され、ソース拡散層 15は固定電位線(接地電位線)に接続され、ドレイン拡散層 14はピット線 B L に接続される。

### [0019]

図3は、メモリセルアレイのレイアウトを示し、図4(a),(b)はそれぞれ図3のA-A, B-B, 断面を示している。p型シリコン層12は、シリコン酸化膜21の埋め込みにより、格子状にバターン形成される。即ちドレインを共有する二つのトランジスタの領域がワード線WL方向にシリコン酸化膜21により素子分離されて配列される。或いはシリコン酸化膜21の埋め込みに代わって、シリコン層12をエッチングすることにより、横方向の素子分離を行っても良い。ゲート電極13は一方向に連続的に形成されて、これがワード線WLとなる。ソース拡散層15は、ワード線WL方向に連続的に形成されて、これが固定電位線(共通ソース線)となる。トランジスタ上は層間絶縁膜23で覆われこの上にビット線BLが形成される。ビット線BLは、二つのトランジスタで共有するドレイン拡散層14にコンタクトして、ワード線WLと交差するように配設される。

#### [0020]

これにより、各トランジスタのバルク領域であるシリコン層 1 2 は、底面及び チャネル幅方向の側面が酸化膜により互いに分離され、チャネル長方向にはpn 接合により互いに分離されてフローティング状態に保たれる。

そしてこのメモリセルアレイ構成では、ワード線WLおよびピット線BLを最小加工寸法Fのピッチで形成したとして、単位セル面積は、図3に破線で示したように、 $2F \times 2F = 4F^2$ となる。

#### [0021]

このNMOSトランジスタからなるDRAMセルの動作原理は、MOSトランジスタのバルク領域(他から絶縁分離されたp型シリコン層12)の多数キャリアであるホールの蓄積を利用する。即ち、MOSトランジスタを5極管領域で動作させることにより、ドレイン拡散層14から大きな電流を流し、ドレイン拡散層14の近傍でインパクトイオン化を起こす。このインパクトイオン化により生成される過剰の多数キャリアであるホールをp型シリコン層12に保持させ、そ

のホール蓄積状態(熱平衡状態より電位が高い状態)を例えばデータ"1"とする。ドレイン拡散層14とp型シリコン層12の間のpn接合を順方向バイアスして、p型シリコン層12の過剰ホールをドレイン側に放出した状態をデータ"0"とする。

#### [0022]

データ"0", "1"は、バルク領域の電位の差であり、MOSトランジスタのしきい値電圧の差として記憶される。即ち、ホール蓄積によりバルク領域の電位が高いデータ"1"状態のしきい値電圧Vthlは、データ"0"状態のしきい値電圧Vthlは、データ"0"状態のしきい値電圧Vthlは、データ状態を保持するためには、ワード線には負のバイアス電圧を印加することが必要になる。このデータ保持状態は、逆データの書き込み動作(消去)を行わない限り、読み出し動作を行っても変わない。即ち、キャバシタの電荷蓄積を利用する1トランジスタ/1キャバシタのDRAMと異なり、非破壊読み出しが可能である。

#### [0023]

データ読み出しの方式には、いくつか考えられる。ワード線電位 V W I とバルク電位 V B の関係は、データ"0", "1"と関係で図 5 のようになる。従ってデータ読み出しの第1の方法は、ワード線W L にデータ"0", "1"のしきい値電圧 V t h 0, V t h 1 の中間になる読み出し電位を与えて、"0"データのメモリセルでは電流が流れず、"1"データのメモリセルでは電流が流れることを利用する。具体的には例えば、ビット線 B L を所定の電位 V B L にプリチャージして、その後ワード線 W L を駆動する。これにより、図 6 に示すように、"0"データの場合、ビット線プリチャージ電位 V B L の変化がなく、"1"データの場合はプリチャージ電位 V B L が低下する。

#### [0024]

第2の読み出し方式は、ワード線WLを立ち上げてから、ビット線BLに電流を供給して、"0","1"の導通度に応じてビット線電位の上昇速度が異なることを利用する。簡単には、ビット線BLを0Vにプリチャージし、図7に示すようにワード線WLを立ち上げて、ビット線電流を供給する。このとき、ビット

線の電位上昇の差をダミーセルを利用して検出することにより、データ判別が可能となる。

## [0025]

第3の読み出し方式は、ビット線BLを所定の電位にクランプしたときの、"0","1"で異なるビット線電流の差を読む方式である。電流差を読み出すには、電流一電圧変換回路が必要であるが、最終的には電位差を差動増幅して、センス出力を出す。

#### [0026]

この発明において、選択的に"0"データを書き込むためには、即ちメモリセルアレイのなかで選択されたワード線WLとビット線BLの電位により選択されたメモリセルのバルク領域のみから過剰ホールを放出させるには、ワード線WLとバルク領域の間の容量結合が本質的になる。その詳細検討は後述するが、データ"1"でバルク領域にホールが蓄積された状態は、ワード線を十分負方向にバイアスして、メモリセルのゲート・基板間容量が、ゲート酸化膜容量となる状態(即ち表面に空乏層が形成されていない状態)で保持することが必要である。

また、書き込み動作は、"0","1"共に、バルス書き込みとして消費電力を減らすことが好ましい。"0"書き込み時、選択トランジスタのバルク領域からドレインにホール電流が、ドレインからバルク領域に電子電流が流れるが、バルク領域にホールが注入されることはない。

## [0027]

より具体的な動作波形を説明する。図8~図11は、選択セルによるビット線の放電の有無によりデータ判別を行う第1の読み出し方式を用いた場合のリード/リフレッシュ及びリード/ライトの動作波形である。

図8及び図9は、それぞれ"1"データ及び"0"データのリード/リフレッシュ動作である。時刻 t 1 までは、データ保持状態(非選択状態)であり、ワード線WLには負電位が与えられている。時刻 t 1 でワード線WLを正の所定電位に立ち上げる。このときワード線電位は、"0","1"データのしきい値V t h 0, V t h 1 の間に設定する。これにより、"1"データの場合、予めブリチャージされていたピット線VBLは放電により低電位になる。"0"データの場

合はビット線電位 V B L は保持される。これにより"1", "0"データが判別される。

## [0028]

そして、時刻 t 2で、ワード線WLの電位を更に高くし、同時に読み出しデータが"1"の場合には、ピット線BLに正電位を与え(図8)、読み出しデータが"0"の場合はピット線BLに負電位を与える(図9)。これにより、選択メモリセルが"1"データの場合、5極管動作により大きなチャネル電流が流れてインパクトイオン化が起こり、バルク領域に過剰のホールが注入保持されて再度"1"データが書き込まれる。"0"データの場合には、ドレイン接合が順方向バイアスになり、バルク領域に過剰ホールが保持されていない"0"データが再度書き込まれる。

#### [0029]

そして、時刻 t 3でワード線WLを負方向にバイアスして、リード/リフレッシュ動作を終了する。"1"データ読み出しを行ったメモリセルと同じピット線BLにつながる他の非選択メモリセルでは、ワード線WLが負電位、従ってバルク領域が負電位に保持されて、インパクトイオン化は起こらない。"0"データ読み出しを行ったメモリセルと同じビット線BLにつながる他の非選択メモリセルでは、やはりワード線WLが負電位に保持されて、ホール放出は起こらない。

#### [0030]

図10及び図11は、同じ読み出し方式によるそれぞれ"1"データ及び"0"データのリード/ライト動作である。図10及び図11での時刻t1での読み出し動作はそれぞれ、図8及び図9と同様である。読み出し後、時刻t2でワード線WLを更に高電位とし、同じ選択セルに"0"データを書き込む場合には同時に、ピット線BLに負電位を与え(図10)、"1"データを書き込む場合にはピット線BLに正電位を与える(図11)。これにより、"0"データが与えられたセルでは、ドレイン接合が順方向バイアスになり、バルク領域のホールが放出される。"1"データが与えられたセルでは、ドレイン近傍でインバクトイオン化が起こり、バルク領域に過剰ホールが注入保持される。

## [0031]

図12~図15は、ビット線BLを0Vにプリチャージし、ワード線選択後に ビット線BLに電流を供給して、ビット線BLの電位上昇速度によりデータ判別 を行う第2の読み出し方式を用いた場合のリード/リフレッシュ及びリード/ラ イトの動作波形である。

図12及び図13は、それぞれ"1"データ及び"0"データのリード/リフレッシュ動作である。負電位に保持されていたワード線WLを、時刻t1で正電位に立ち上げる。このときワード線電位は、図7に示したように、"0","1"データのしきい値Vth0,Vth1のいずれよりも高い値に設定する。或いは、ワード線電位を、第1の読み出し方式と同様に、"0","1"データのしきい値Vth0,Vth1の間に設定してもよい。そして、時刻t2でビット線に電流を供給する。これにより、"1"データの場合、メモリセルが深くオンしてビット線BLの電位上昇は小さく(図12)、"0"データの場合メモリセルの電流が小さく(或いは電流が流れず)、ビット線電位は急速に上昇する。これにより"1","0"データが判別される。

## [0032]

そして、時刻 t 3 で、読み出しデータが"1"の場合には、ビット線BLに正の電位を与之(図12)、読み出しデータが"0"の場合はビット線BLに負の電位を与える(図13)。これにより、選択メモリセルが"1"データの場合、ドレイン電流が流れてインパクトイオン化が起こり、バルク領域に過剰ホールが注入保持されて再度"1"データが書き込まれる。"0"データの場合には、ドレイン接合が順方向バイアスになり、バルク領域に過剰ホールのない"0"データが再度書き込まれる。

時刻 t 4 でワード線WLを負方向にバイアスして、リード/リフレッシュ動作を終了する。

## [0033]

図14及び図15は、同じ読み出し方式によるそれぞれ"1"データ及び"0"データのリード/ライト動作である。図14及び図15での時刻t1及びt2での読み出し動作はそれぞれ、図12及び図13と同様である。読み出し後、同じ選択セルに"0"データを書き込む場合には、ビット線BLに負電位を与え(

図14)、"1"データを書き込む場合にはビット線BLに正電位を与える(図15)。これにより、"0"データが与えられたセルでは、ドレイン接合が順方向バイアスになり、バルク領域の過剰ホールが放出される。"1"データが与えられたセルでは、大きなドレイン電流が流れてドレイン近傍でインバクトイオン化が起こり、バルク領域に過剰ホールが注入保持される。

#### [0034]

以上のようにこの発明によるDRAMセルは、他から電気的に分離されたフローティングのバルク領域を持つ単純なMOSトランジスタにより構成され、4F<sup>2</sup>のセルサイズが実現可能である。また、フローティングのバルク領域の電位制御は、ゲート電極からの容量結合を利用しており、例えばSOI基板裏面からのバックゲート制御は利用していない。ソース拡散層も固定電位である。即ち、読み出し/書き込みの制御は、ワード線WLとビット線BLのみで行われ、簡単である。更にメモリセルは基本的に非破壊読み出しであるので、センスアンブをビット線毎に設ける必要がなく、センスアンブのレイアウトは容易になる。更に電流読み出し方式であるので、ノイズにも強く、例えばオープンビット線方式でも読み出しが可能である。また、メモリセルの製造プロセスも簡単である。

## [0035]

また、SOI構造は、今後のロジックLSIの性能向上を考えたときに重要な技術となる。この発明によるDRAMは、この様なSOI構造のロジックLSIとの混載を行う場合にも非常に有望である。キャパシタを用いる従来のDRAMと異なり、ロジックLSIのプロセスと異なるプロセスを必要とせず、製造工程が簡単になるからである。

#### [0036]

更に、この発明によるSOI構造のDRAMは、従来の1トランジスタ/1キャパシタ型のDRAMをSOI構造とした場合に比べて、優れた記憶保持特性が得られるという利点がある。即ち従来の1トランジスタ/1キャパシタ型のDRAMをSOI構造とすると、フローティングの半導体バルクにホールが蓄積されてトランジスタのしきい値が下がり、トランジスタのサブスレッショルド電流が増加する。これは記憶保持特性を劣化させる。これに対してこの発明による1ト

ランジスタのみのメモリセルでは、記憶電荷を減少させるトランジスタバスは存在せず、データ保持特性は純粋にpn接合のリークのみで決まり、サブスレッショルドリークという問題がなくなる。

[0037]

実際にこの発明によるメモリセルが実用に耐え得るかどうかは、以下に挙げる ような判断基準により判断される。

- (a) バルク領域のホールの保持特性が十分か否か(10sec程度の保持時間が得られるか否か)。
- (b) 十分な"1"書き込みの速度が得られるか否か(書き込み速度10nsecが可能か、書き込み時に20nA程度以上のバルク電流が得られるか否か)。
- (c) "0"書き込みの選択性が十分か("0"データと"1"データのバルク電位の差 $\Delta$ VB=1V程度が得られるか否か)。
- (d) ゲートとバルク領域との間の容量がpn接合容量に比べて十分大きくとれるか、また"1"データのしきい値を大きくとれるか。

以下にこれらの判断基準の検証を行う。

[0038]

[メモリセルの容量・保持時間・リーク電流について]

[0039]

このゲート容量に電荷を蓄積した場合、記憶保持時間RT=10seco の間に、  $\Delta V=0$ . 1V の電位変化をさせるセル当たりのリーク電流 I leak/nodeは、下記数 1 となる。

[0040]

【数1】

I leak/node = C t o t a 1 ·  $\Delta$  V/R T = 2 . 2×10<sup>-18</sup>A/node [0 0 4 1]

SOI基板上のシリコン層の厚みを100nmとして、pn接合面積は、 $0.1 \mu m \times 0.1 \mu m \times 2 = 0.02 \mu m^2$ であるので、単位面積当たりのリーク電流 Ileak/areaを求めると、下記数 2となる。

[0042]

## 【数2】

I leak/area = 2.  $2 \times 10^{-18} / 0$ .  $0.2 = 1.1 \times 10^{-16} A / \mu m^2$ [ 0.043]

SOI基板上のp n接合の2 V程度の逆バイアス時のリーク電流がこの程度以下であれば、平均セルの記憶保持時間 RT=1 0 secが保証されることになり、1 トランジスタ/1 キャパシタの DRAMと同程度の記憶保持特性が得られることになる。ちなみに、これまでのところ、SOI基板上のp n接合のリーク電流として、 $1\sim3$  X 1 0  $^{-17}$  A $/\mu$  m( ワード線方向 1  $\mu$  m 当たり)という値が報告されている(1 9 5 S y m p . V SLI Tech., p . 1 4 1 )。これからも、上の記憶保持特性が十分実現可能と思われる。

[0044]

["1"書き込み時間とバルク電流]

[0045]

# 【数3】

I s u b = C t o t a  $1 \cdot \Delta V / t$  w r = 0. 2 2 × 1 0 - 15 × 1 / 1 0 × 1 0 - 9 = 2 2 n A [0 0 4 6]

セルトランジスタのチャネルを流れるドレイン電流【dsがl0μAとして、

上のバルク電流 I s u b はその約 2 / 1 0 0 0 である。ドレイン・ソース間電圧 V d s = 2 V程度を与えれてインパクトイオン化を起こさせれば、必要なバルク電流を流すことができる。

[0047]

["0"書き込みの選択性と信号量]

[0048]

また、p n接合の単位面積当たりの容量は、NA= $10^{18}$ /cm $^3$ で、ドレイン電圧V d=0 V の場合、4 f F /  $\mu$  m $^2$ である。接合面積が $0.1_{\mu}$  m $\times$ 0.  $1_{\mu}$  m $\times$ 2= $0.02_{\mu}$  m $^2$  の場合、p n接合の容量は、C j=0.08 f F となる。図16 において、V g b=-0.5 V でのC g b / C o x を0.8 とすると、C o x = 0.14 f F の場合、ゲート電圧のバルク領域に対する容量結合比入は、下記数4となる。

[0049]

【数4】

 $\lambda = C g b / (C g b + C o x)$ 

 $= 0.14 \times 0.8 / (0.14 \times 0.8 + 0.08)$ 

= 0.58

[0050]

従って、ワード線電位が下がってきて、ゲートとバルク間の容量Cgbが見え

始めたときの、ワード線の電位変化に対するバルク領域の電位変化の比は、60%程度である。更にワード線電位を下げると、バルク電位も下がるが、Vgbid -0.5V +0.5

#### [0051]

即ち、過剰ホール注入によりバルク電位がVB=0.6Vとなる"1"データ書き込みを行った後、ワード線電位をVw1=-1.3Vとしてデータ保持するとき、容量結合によりバルク電位は-0.18Vを保持する。この状態で、ある選択セルについてピット線電位を負電位に下げて"0"書き込みを行ってバルク電位を下げる場合、バルク電位が-0.18V以下になる条件では、ワード線電位が-1.3Vの非選択セルにおいてもバルクのホールがドレインに流れて、データが破壊される。従ってデータ破壊を起こさないための"0"データ書き込み時のバルク電位の最小値は-0.18Vということになる。"1"データの書き込み電圧の最大値は、ビルトイン電圧0.6Vであるので、信号量の最大値は、0.6V-(-0.18V)=0.78Vとなる。従って、上述の $\Delta VB$ そのものが"0"データと"1"データの信号量差(バルク電位の差)となる。

#### [0052]

#### [非破壊読み出し性の確認]

前述のようにこの発明によるメモリセルは、原理的に非破壊読み出しが行われる。実際に非破壊読み出しを保証するためには、

- (1) "0"データのセルに読み出し動作を繰り返しても、バルク領域にホール注入がなされないこと、
- (2) "1"データのセルに読み出し動作を繰り返しても、バルク領域のホールがなくならないこと、

を確認することが必要である。

[0053]

このときの繰り返し回数の最大値Nmaxは、あるリフレッシュと次のリフレッの間(例えば128msec)に、同一セルについて読み出し動作(100nsec)を連続させた場合に相当するので、Nmax= $128msec/100nsec=1.28\times10^{16}$ 回程度となる。パルクのホール蓄積状態を保持する"0"データの非破壊性(1)の方がクリティカルになると思われる。従って読み出し時電流を流すとしても、例えばVds=0.5 V程度での低電流の線形領域での読み出しを行うことが必要であろう。或いは先の第1の読み出し方式のように、"0"データのセルには電流を流さない方式を採用することが、非破壊性を保証する上で好ましい。

[0054]

以上において、この発明によるDRAMの基本的な実現可能性を示す判断基準の検証を行った。次に、更に具体的にこの発明によるDRAMの性能を解析した結果を順次説明する。

[0055]

[読み出し時のビット線電位変化について]

先に、図12及び図13で説明した第2の読み出し方式、即ちビット線に一定電流を供給して読み出し行う場合の、ビット線の電位変化を検証する。図17は、この検証に用いる等価回路である。簡単にために、ビット線BLの電位は0Vにプリチャージされており、ワード線WLの電位Vwlは、t>0において、下記数5に示すように、メモリセルMCのしきい値Vth(Vth0、Vth1)以上に設定されているものと仮定する。

[0056]

【数5】

V w l > V t h

[0057]

ビット線BLには、t>0において、Icなる一定電流が供給されるものとし、この電流Icは、下記数6に示すように、セルトランジスタのVgs=VwIでの飽和電流Idsatに比べて小さいものとする。

[0058]

【数 6】

I c < I d s a t = (k/2)  $(Vwl-Vth)^2$ 但L、k = (W/L) (εox/tox) μ e f f [0059]

このとき、ビット線BLの電位Vblの変化は、セルトランジスタのドレイン 電流をldsとして、下記数7で表される。

[0060]

【数7】

dVb1/dt = (1/Cb1) (Ic-Ids)

[0061]

セルトランジスタは線形領域で動作しているので、Vbl<Vwl-Vthか成り立ち、このときセルトランジスタのドレイン電流 I dsは下記数8で表される。

[0062]

【数8】

I d s = k [V w I - V t h - (1/2) V b I] V b I

[0063]

数8を数7に代入して積分すれば、下記数9を得る。

[0064]

【数9】

V b 1 = α · β [1 - e x p (t/t0)] / [β - α · e x p (t/t0)]

(Ευ. α = V w 1 - V t h + [ (V w 1 - V t h)  $^{2}$  - 2 I c/k]  $^{1/2}$ β = V w 1 - V t h - [ (V w 1 - V t h)  $^{2}$  - 2 I c/k]  $^{1/2}$ t 0 = 2 C b 1 / [k (α - β)]

[0 0 6 5]

図18は、数9の計算結果を示す。"0"データのセルのしきい値をVth0

=0.3V、"1"データのセルのしきい値をVth1=-0.3V、ダミーセルのしきい値をVthd=0.05V、ピット線容量をCbl=100fF、セル電流の利得係数をk= $2.0×10^{-5}$ ( $A/V^2$ )と仮定し、またIc=0.9Idsat= $13\mu$ A、Vwl=1.5Vを用いて、"0"データのときのピット線電圧Vbl1を、それぞれの信号電圧Vsig0, Vsig1及び参照ピット線の電圧Vb1dと共に示している。この結果から、ワード線を立ち上げてから、10nsec後に、100mVの信号が得られていることがわかる。

[0066]

ダミーセルについては、メモリセルと同じ構造のMOSトランジスタでバルク電位を適当に設定できるタイプであることが好ましい。何故なら、メモリセルのしきい値のプロセス変動や温度変動に自己整合的に追随するからである。この場合ダミーセルのバルク電位を選択することにより、"0","1"データの信号量を最適設定することが可能になる。

[0067]

["0"書き込み速度について]

この発明においては、"0"書き込みは、前述のようにメモりトランジスタのp型バルク領域とn型ドレインのpn接合を順バイアスすることにより、バルク領域のホールを抜き取る。この"0"書き込みの速度について、図19の等価回路を用いて以下に検討する。

[0068]

t=0において、p n 接合は、p 層,n 層共に 2 . 2 V で平衡状態にあるとする。 t>0 で、n 側を 0 V にしたとき、容量 C を持つバルク(p 型層)の電位がとの様に変化するかを計算する。時刻 t での p 型層の電位を V とすれば、下記数1 0 が成立する。

[0069]

【数10】

 $t = -C \int_{0}^{V} dV / I$ 

[0070]

ここで、「はpn接合の電流であり、下記数」」で表される。

[0071]

【数11】

 $I = I s [e x p (V / \eta \cdot V t) - 1]$ 

[0072]

[0073]

【数12】

 $V = \eta \cdot V t \cdot 1 n [1/\{1 - [1 - \exp(-V0/\eta \cdot Vt)] \exp(-t/t0)\}]$ [0 0 7 4]

ここで、t0は、t0=C・ $\eta$ ・V t/Is で与えられる時定数である。数 12を、下記数 13 の数値を用いて数値計算した結果が、図 20 である。

[0075]

【数13】

 $I s = J s \cdot A j$ 

 $J s = 6 . 3 6 \times 1 0^{-5} A/m^{2}$ 

A j = 0. 0 1  $\mu$  m<sup>2</sup>

T = 8 5 ℃

V t = 0.0309

 $\eta = 1$ 

t 0 = 1 0 . 7 s e c

V 0 = 2 . 2 V

[0076]

図 20の数値計算結果から、"0"書き込み時、lnsec程度でパルク(p型層)の電位は0.7 V以下に落ち着くことがわかる。

[0077]

[バルク領域の電位変化について]

先に、"0"書き込みの選択性に関して、図16を参照してワード線電位とバルク電位の関係を説明したが、以下において更に詳細にバルク電位変化を検討する。即ち、正のワード線電位V w 1 で書き込みを行った後、ワード線電位を負に下げてデータを保持し、再度ワード線を正電位に上げて読み出し電位V r にて読み出しを行う動作において、バルク領域でどの様な電位変化を示すかを、詳細に説明する。

[0078]

セルトランジスタのゲートとSOI基板のバルク(p型層)の間の単位面積当たりの容量Cgbは、ゲートとバルク間の電位差Vgbを用いて、下記数14で表される。

[0079]

【数14】

 $C g b / C o x = 1 / [1 + 2 \cdot 1 D^{2} (V g b - \delta) / V t]^{1/2}$ 

[0800]

ゲート酸化膜の単位面積当たりの容量Coxは、誘電率 $\epsilonox$ と酸化膜厚toxを用いて、 $Cox=\epsilonox/tox$ で表される。 IDは、デバイ長(Debye Length) LDを、 $\gamma=(\epsilon si/\epsilon ox)$  toxで規格化した無次元数であり、下記数 15 で与えられる。

[0081]

【数 1 5 】

 $1 D = (\epsilon \circ x / \epsilon s i) L D / t \circ x$ 

=  $(\varepsilon \circ x / \varepsilon s i) [kT \cdot \varepsilon s i / (q^2 NA)]^{1/2} / t \circ x$ [0082]

ここで、パラメータδを以下の条件により決定する。即ち、数14は、バルクに拡かる空乏層の厚さwp(これは、実際の空乏層の厚さWpをやはりγにより 規格化して無次元化したもの)が下記数16で表されることから導かれている。

[0083]

【数16】

 $w p = -1 + [1 + 1 D^{2} (V g b - \delta) / V t]^{1/2}$ [0084]

ここで、Vgb=VFB(フラットバンド電圧)で、wp=1Dとなるという。 条件、つまり下記数 17 を与える。

[0085]

【数17】

 $1 D = -1 + [1 + 1 D^{2} (V g b - \delta) / V t]^{1/2}$ 

[0086]

この数17を解くと、パラメータ&は下記数18となる。

[0087]

【数18】

 $\delta = V F B - (1 + 2 / 1 D) V t$ 

[0088]

数 14 と数 18 から、 Cgbover gbover gbover

[0089]

その計算結果を、図21に示す。これは、"0"データのセルのワード線とバルク間の電圧 V g b と容量 C g b の関係を、ワード線がp 型多結晶シリコンゲートの場合について、求めた結果である。条件は、t o x = 2 . 5 n m 、N A = 5 × 1 0 18 / c m 3 、温度 8 5 C 、V F B = 0 . 1 v 、V t h 0 = 1 . 5 v 、V B = 0 . 7 V 、C o x = 0 . 1 4 f F 、C j = 0 . 0 8 f F である。

[0090]

一方、ゲート電圧の変化  $\Delta$  V g に対するバルクの電位変化  $\Delta$  V b は、下記数 1 9 で表される。

[0091]

【数19】

$$\Delta V b = [C g b / (C g b + C j)] \Delta V g$$

[0092]

ここで、Cjはパルクに直列に入る容量(先に説明したpn接合容量)であり、これを一定として、数19を変形すると、数20が得られる。

[0093]

【数20】

$$\Delta V g = (1 + C g b / C j) \Delta V g b$$

[0094]

数20を積分すると、下記数21となる。

[0095]

【数21】

$$V g - V g 0 = \int_{V g b 0}^{V g b} [1 + C g b / C j] d V g b$$

[0096]

数21を書き換えると、数22となる。

[0097]

【数22】

$$V g b - V g b 0 = (V g - V g 0) - \int_{V g b}^{V g b} (C g b / C j) d V g b$$

[0098]

この数  $2 \ 2 \ e$  計算すれば、ゲート電圧  $V \ w \ 1$  (ワード線)の電圧変化  $\Delta V \ g \ w$  らバルク電圧  $V \ B$  の変化  $\Delta V \ b$  を求めることができる。"0"データのセルについて、先の図  $2 \ 1$  の計算の場合と同じバラメータ条件の下で計算した結果を、図  $2 \ 2$  に示す。この結果から例えばワード線を  $2 \ 0$  V で"0"書き込みを行い、バルクを  $- 0 \ 0$  7 V にし、ワード線を  $- 2 \ V$  に下げてデータ保持すると、このときバルク電位は  $- 2 \ 0$  V に保持されることがわかる。更にワード線を  $1 \ 0$  V

に上げて読み出しを行うと、バルクは一0.9 V程度までしか上昇しない。即ち、"0"データのセルについては、読み出し時には書き込み時よりバルク電位は低く、従って読み出しマージンが0.2 V拡がることになる。

[0099]

同様の計算を、"1"データセルについて行った結果を、図23に示す。またこのときの容量 C g b の電圧 V g b 依存性を図24に示す。用いたバラメータは図21及び図22の場合と同じである。"1"データの場合、書き込み直後にバルクは0.6 V になり、ワード線が-2.0 V で保持される状態ではバルクは、-1.0 V になることがわかる。"0"データの書き込みは、原理的にバルク電位-1.0 V までできるが、"0"書き込みで-1.5 V まで下げたビット線を0 V に戻すときの p n 接合の容量 カップリング(カップリング比は18%)でバルクは0.3 V 上がり、-0.7 V になる。従って図22の"0"データの場合書き込み直後の電位を-0.7 V としている。

[0100]

"1"書き込みの場合にも同様に、ビット線からの容量カップリングがあるが、"0"書き込みと異なるのは、バルク電流Isubを流して"1"データを書いている最中、下記数23で示す電位Vまで、ビルトイン電圧0.6Vより上昇していることである。

[0101]

【数23】

Is  $ub = Is [exp {V/(\eta \cdot Vt) - 1}]$ 

[0102]

[0103]

ここまで計算は、フラットバンド電圧をVFB=0.1Vとした場合である。これは、SOI基板のp型シリコン層上にp型多結晶シリコンによるゲート電極 (ワード線)を形成した場合に対応する。次に、同じSOI基板に、n型結晶シリコン膜によりゲート電極を用いた場合について、同様の計算を行った結果を示す。この場合、フラットバンド電圧は、VFB=-1.1Vとなる。

#### [0104]

図25は、"1"データセルについて、容量Cgb-電圧Vgbを求めた結果である。図26は同様に、"1"データセルについて、ワード線電圧Vwlとバルク電圧VBの関係を求めた結果である。フラットバンド電圧以外のバラメータは、先の図21及び図22の場合と同様である。いずれも、しきい値はVthl=0Vとしている。

#### [0105]

これらの結果から、"0" データのしきい値 V th 0=1 V を確保できるものとして、ワード線は書き込み時 1.5 V、読み出し時 0.5 V である。データ保持時のワード線電圧を-2.5 V とすれば、"1" データセルのバルクは、-0.8 V まで下がる。従って、D 型多結晶シリコンゲートを用いた、VFB=0.1 V の場合に比べて、同一ワード線振幅に対して、0.2 V だけ不利になる。

## [0106]

図27と図28は、同様に"0"データセルについて、FB=-1.1 Vの場合の容量 C g b 一電圧 V g b 特性と、ワード線電圧 V w 1 ーバルク電圧 V B 特性を求めた結果である。しきい値は、V t h 0=1 V とした。"0"データ書き込み直後のバルク電位は-0.8 V であるが、ビット線がブリチャージ電位 0 V 付近に戻ると、p n 接合のカップリングによりバルク電位は0.3 V だけ浮き上がり、-0.5 V になっているものと仮定している。この場合も、書き込み時のワード線は1.5 V であるが、読み出し時は0.5 V であるので、バルク電位は0.15 V だけ回復し、-0.65 V になっている。

## [0107]

以上のp型多結晶シリコンゲートの場合と、n型多結晶シリコンゲートの場合の動作条件をそれぞれ表にまとめると、下記表1及び表2となる。

#### 【表1】

## p型多結晶シリコンゲートの場合

Vwl(read) = 1V

V w l (h o l d) = -2 V

V w l (w r i t e) = 2 V

V b l (" 0" w r i t e) = -1.6 V

V b l ("l" w r i t e) = 1.6 V

V t h 0 = 1.5 V

V t h l = 0.5 V

" 1 " データセルの読み出し時のバルク電位 V B = 0.6 V

" 0 " データセルの読み出し時のバルク電位 V B = - 1 V

[0109]

## 【表 2】

## n型多結晶シリコンゲートの場合

V w l (r e a d) = 0.5 V

V w l (h o l d) = -2.5 V

V w l (w r i t e) = 1.5 V

V b l ("0" w r i t e) = -1.4 V

V b l ("l" w r i t e) = 1.4 V

V t h 0 = 1.0 V

V t h l = 0 V

" 1 " データセルの読み出し時のパルク電位VB=0.6V

" 0 " データセルの読み出し時のバルク電位 V B = - 0 . 6 V

# [0110]

なお、以上の表 1, 2 において、" 1 " 書き込み時のピット線レベル V b 1 ( " 1 " w r i t e ) は、基板電流 (ホール電流) と書き込み時間で決定されるべきもので未定であるが、仮の設定値を示している。以上により、 p 型多結晶シリコンゲートを用いることの有利性が明らかになった。 ワード線振幅はいずれの場

合も、4 Vである。これを更に低電圧化するには、以下の施策が必要になる。

- (A) しきい値Vthのはらつきを小さくすること
- (B) メモリセル電流を確保すること
- (c) Cj/Coxの割合を小さくする

#### [0111]

(A) 及び(B) に関しては、ここまで $\Delta$  V t h = V t h 0 - V t h l = 1. 0 V を仮定しているが、これは 0.8 V  $\sim$  0.6 V 程度まで厳しく制御できる可能性がある。  $\Delta$  V t h = 0.6 V を実現できるとすれば、ワード線振幅を 2×1.2 V = 2.4 Vまで小さく抑えられる可能性がある。

以下では、(C)について詳細に検討する。これは、ΔVthのマージンを減らすことなく、ワード線振幅の低電圧化を実現できる方法だからである。

## [0112]

(C)の要請には、SOI基板のシリコン層の厚みTsiを、これまで想定してきた100nmより更に薄くすること、これと同時に或いは独立に、n型ソース、ドレイン拡散層の不純物濃度を低くすることにより応えることができる。前者は、pn接合面積の縮小により、pn接合容量Cjを小さくすることに対応する。後者は、空乏層がn型拡散層側にも延びる条件を与えるため、ソース、ドレイン拡散層とバルク領域の接合容量Cjをやはり小さくする。

## [0113]

そこで、これまでの検証に用いた接合容量 Cj=0.08fF に代わって、Cj=0.04fF と半分にした場合について、Cgb-Vgb 曲線と、Vwl-VB 曲線を、それぞれ図 29 及び図 30 に示す。Cj 以外の条件は、図 23 及び図 24 と同じであり、ゲート電極はp 型多結晶シリコンである。Cj=0.04f f F は、シリコン層厚みを 50 n mとした場合に相当する。

#### [0114]

この結果から、"1"データセルについて、0.6Vのバルク電位が書き込まれた後、ワード線を-2.0Vまで下げると、バルク電位は-1.3Vまで下がる。従って、バルク電位を-1Vまで下げるに必要なワード線電位、即ちデータ保持に必要なワード線電位Vw1(hold)は、Vw1(hold)=-1.

6 Vであることかわかる。

[0115]

同様に、"0"データセルについて、Cj=0.04fFを用いた場合のCgb-Vgb曲線と、Vwl-VB曲線を、それぞれ図31及び図32に示す。Cj以外の条件は、先の図21及び図22の場合と同じである。

[0116]

以上のように、薄いシリコン層(Tsi=50nm)のSOI基板を用いて、 Сiを小さくした場合のDRAMセルの動作条件を、表1に対応させてまとめる と、下記表3のようになる。

[0117]

【表3】

V w l (r e a d) = 0.8 V

 $V \times 1 (h \circ 1 d) = -1.6 V$ 

Vwl(write) = 1.6V

V b l ("0" w r i t e) = -1.6 V

V b l ("l" w r i t e) = 1.6 V

V t h 0 = 1 . 3 V

V t h 1 = 0 . 3 V

" 1 "データセルの読み出し時のバルク電位VB=0. 6 V

" 0 "データセルの読み出し時のバルク電位VB=-1V

[0118]

以上の結果から、シリコン層厚みTsisloonmから50nmと半分に薄くして容量Cisloonmさくすると、ワード線振幅を4Vから3.2Vまで低減できることがわかる。注目すべきは、依然として、データ"0", "1"のしきい値の差 $\Delta Vth$ として、1Vを確保できていることである。

[0119]

SOI基板のシリコン層を更に30nm程度まで薄くできれば、更に低電圧化を実現することが可能である。しかし、あまりシリコン層を薄くすると、シリコン層が完全空乏化し、メモリ機能自体が失われる危険がある。従って、シリコン

層の厚みは50nm程度が適当と思われる。

[0120]

## [0121]

## 【表4】

V w l (r e a d) = 0.7 V

 $V \times 1 \ (h \circ 1 \ d) = -1.6 \ V$ 

V w 1 (w r i t e) = 1.4 V

V b l ("0" w r i t e) = -1.6 V

V b l ("l" w r i t e) = 1.4 V

V t h 0 = 1 . 1 V

V t h l = 0.3 V

" 1 " データセルの読み出し時のバルク電位 V B = 0.6 V

" 0 " データセルの読み出し時のバルク電位VB=-1V

## [0122]

表4において、"1"書き込み時のビット線レベルVb1("1"write)は、基板電流(ホール電流)と書き込み時間で決まるため、1.4 Vは仮の設定値である。セルトランジスタをLDD構造ではなく、通常の構造として、基板電流 Isubを増やすことにより、この程度の低電圧化が可能と考えられる。

## [0123]

上の動作条件では、セルトランジスタに係る最大電圧は、3.0 Vである。ゲート酸化膜厚はTox=2.5nmとしており、従ってゲート酸化膜には、12MV/cm程度の電界が、"1"データ書き込みの瞬間にかかり、信頼性に不安

がある。しかし、信頼性を確保するためにゲート酸化膜厚を大きくすることは、バルク電位を制御するための容量結合比を悪化させるため、好ましくない。従って、ゲート絶縁膜については、シリコン酸化膜に代わって、誘電率の高いA1203等の他の絶縁膜を用いることが好ましい。

#### [0124]

更なる低電圧化のためには、SOI基板のシリコン層の厚みTsiを30nm程度まで薄くすること、セルトランジスタのしきい値制御性を良くすると共に、移動度を大きくとれるようにすること、が望まれる。これらを考慮して、2.0V~2.5V程度までの低電圧化が可能と思われる。

#### [0125]

図33に示すしきい値の差  $\Delta$  V thのときに確保できる"1"書き込みセルトランジスタのセル電流 I dslと、それに対応するデータ読み出し時間  $\Delta$  tをそれぞれ図34及び図35に示す。セル電流は I dsl=(k/2)( $\Delta$  V th/2)  $^2$ により求めている。また、読み出し時間  $\Delta$  t は、読み出し時のワード線電位を V thlと V th 0 の中間に設定して、"1"データのセルのみをオンさせ、容量 C b l=100 f F のビット線をブリチャージ電位から 200 m V 放電するまでの時間として求めている。

この結果から、NA= $6\times10^{18}$ /cm $^3$ において、Idsl=1.4 $_{\mu}$ A、 $\Delta$ t=15nsecが得られている。

## [0126]

図36は、"1"データセルのホールド時のバルク電位 V Bがしきい値 V th 1 との関係でとこまで下がるかを調べた結果である。条件は、ゲート酸化膜厚 t o x=2. 5 n m、不純物濃度 N A  $= 5 \times 10^{18} / c$  m  $^3$ 、フラットバンド電圧 V F B = 0. 1 V、"1"データのバルク電位 V B 1 = 0. 6 V、ゲート酸化膜 容量 C o x=0. 1 4 f F、接合容量 C j = 0. 0 4 f F である。またワード線のホールド電位は、V w 1 = V th 1 - 2 V である。

## [0127]

この結果から、V t h l=0. 5 V 以上では、ホールド時のバルク電位はV t h l と共に上昇している。V t h l < 0. 5 V では、バルク電位は- 0. 9 3 V

に飽和している。これは、Vthl<0.5 V以下までワード線が下がると、容量Cgbがゲート酸化膜容量Coxとして飽和することを意味している。

従って、フラットパンド電圧 VFB=0.1 Vのとき、つまりゲート電極がp型多結晶シリコン膜のとき、Vth1<0.5 Vに設定すべきである。一方、 $\Delta$  V th=V th0-V th1=0.8 Vを確保できることがわかっているので、Vth0<1.3 Vである。従って、Vth0=1.1 V、Vth1=0.3 V は良い選択であると言える。

以上の動作ポイントをまとめると、下記表5のようになり、またデバイスパラ メータをまとめると、下記表6のようになる。

[0128]

# 【表5】

V t h 0 = 1 . 1 V . V t h 1 = 0 . 3 V

V w l (r e a d) = 0.7 V

 $V \times I (h \circ I d) = -1.7 V$ 

Vwl(write) = 1.5V

V b l ("0" w r i t e) = -1.5 V

V b l ("l" w r i t e) = 1.5 V

VB ("l"read) = 0.6V

VB ("0" r e a d) = -1.0V

VB ("1"write) = 0.6V

VB ("0"write) = -0.9V

VB ("1"hold) = -1.0V

VB ("0" h o 1 d) = -2. 4 V

Vmax=3.2V (非選択WLと"1"書き込みBLとの間のVds)

[0129]

# 【表 6】

p型多結晶シリコンゲート

 $N A = 5 \times 1 \ 0^{18} / c m^3$ 

 $t \circ x = 2 \cdot 5 n m$ 

チャネル長L=0.  $l \mu m$ 、チャネル幅W=0.  $l \mu m$ Tsi=50nm

 $k = (W/L) (\epsilon \circ x/t \circ x) \mu e f f = 2.0 \times 10^{-5} A/V^{2}$ [0130]

このとき DRAMセルの読み出し特性は、ビット線容量 C b 1=100 f F に、200 m V の電位差をつけるまで時間が、 $\Delta$  t=15 n s e c となる。

[0131]

図37は、VFB=-1.1Vの場合(即ち、n型多結晶シリコンゲートの場合)について、同様に"1"データセルのホールド時のバルク電位VBがしきい値Vth1との関係でどこまで下がる調べた結果である。他の条件は、図36と同様である。この場合も、Vth1<0.5Vとすべきことが示唆される。このときの動作ポイント及びデバイスパラメータは、表5及び表6に対して、下記表7及び表8となる。

[0132]

【表7】

V t h 0 = 0 . 1 V . V t h 1 = -0 . 7 V

V w l (r e a d) = 0.3 V

V w l (h o l d) = -2.7 V

Vwl(write) = 0.5V

V b 1 ("0" w r i t e) = -1.5 V

V b l ("l" w r i t e) = 0.5 V

VB ("1" read) = 0.6 V

VB ("0" read) = -1.0 V

VB ("1" w r i t e) = 0.6 V

VB ("0" w r i t e) = -0.9 V

VB ("1"hold) = -1.0V

VB ("0" hold) = -2.4 V

Vmax=3.2V(非選択WLと"1"書き込みBLとの間のVds)

[0133]

【表8】

n型多結晶シリコンゲート

 $NA = 5 \times 10^{18} / cm^3$ 

 $t \circ x = 2 . 5 n m$ 

チャネル長L=0.1 $\mu$ m、チャネル幅W=0.1 $\mu$ m

T s i = 50 n m

k = (W/L) ( $\varepsilon \circ x/t \circ x$ )  $\mu \in f = 2$ .  $0 \times 10^{-5} A/V^2$ 

[0134]

[0135]

以上の計算は、あくまで標準的なDRAMセルについてである。実際は、プロセス起因のロット間、ウェハ間、ウェハ内、チップ内のセルトランジスタのしきい値やkの変動、ピット線容量の変動、設計的ワード線レベルの変動等がある。またビット線間のカップリングノイズも考慮する必要がある。

[0136]

まず、統計的なはらつきを考える。

最近、本出願人等により開発された $0.17\mu m$ ルールの256MbitDR AMにセルアレイトランジスタのしきい値Vthのはらつきは、 $\Delta Vth=(\Sigma$ 

 $\delta V t h i^2$ ) 1/2=±200 m V と考えられる。ここで、V t h i の内訳は、下記表 9 の通りである。

## [0137]

# 【表 9】

δ V t h S x = ± 7 m V : 基板のドーパント変動

δ V t h W e l l = ± 6 5 m V: ウェルイオン注入変動

δ V t h S r f = ± 2 1 m V : 表面調整 イオン注入変動

δ V t h S a c o x = ± 9 m V : 犠牲酸化膜厚変動

δ V t h T o x = ± 5 9 m V : ゲート酸化膜厚変動

δ V t h W e f f = ± 1 0 0 m V : 実効チャネル幅変動

δ V t h L e f f = ± 1 4 8 m V : 実効チャネル長変動

# [0138]

これ以外にも、温度によるしきい値Vthの変動が含まれる。ワード線をVth0とVth1の中間レベルに立ち上げて読み出す方式を用いた場合、このワード線レベルを実際にしきい値Vth0,Vth1の代表値をモニターして作るようにした場合には、上記しきい値変動の要素のある部分は補償されて、影響が出ないようにすることが可能である。何故なら、Vth1が低下すると同時にVth0が低下する変動要素の場合、読み出し時のワード線電位Vw1をVth0,Vth1の中間レベルに設定すれば、その変動要素の影響は無視できるからである。

# [0139]

言い換えると、この様な読み出し方式とすることで、基本的には上記しきい値変動の要素のチップ内でのはらつきのみに制限することができる。チップ内でのしきい値のはらつきの大きさが、表 9 に示す各要素のしきい値はらつきの1/4 であるとすれば、 $\delta$  V t h =  $\pm$  5 0 m V である。この場合、p 型多結晶シリコンゲートを用いた上述した読み出し方式でのワード線電位 V w 1 としきい値 V t h 0, V t h 1 との関係を示すと、図 3 8 のようになる。温度変動に伴うしきい値変動は、システム的に完全にキャンセルすることが可能である。

#### [0140]

チップ内のセルトランジスタしきい値のばらつきを $\delta$  V t h =  $\pm$  5 0 m V としたとき、標準的なセルで"0","1"のしきい値 V t h 0, V t h 1 の差が  $\Delta$  V t h (n o m) = V t h 0 - V t h 1 = 1.1 V - 0.3 V = 0.8 V であるとすると、最悪条件のセル同士( $\delta$  V t h  $^+$  = 5 0 m V と  $\delta$  V t h  $^-$  = -5 0 m V  $\delta$  O でのしきい値の差  $\delta$  V t h (m i n) は、下記数 2 4 となる。

## [0141]

### 【数24】

$$\Delta V t h (m i n) = \Delta V t h (n o m) - (\delta V t h^{\dagger} - \delta V t h^{-})$$
  
= 0 \(. 8 V - (0 \cdot 0 5 + 0 \cdot 0 5)  
= 0 \cdot 7 V

## [0142]

最悪条件下でのしきい値の差がこの程度であれば、誤動作のない読み出しが可能である。

## [0143]

この発明によるメモリセルは前述のように、原理的に非破壊読み出しであり且つ、電流読み出しである。図39は、このメモリセルセル特性を利用したセンスアンプのレイアウト例を示す。対をなすビット線BL、bBLはセンスアンプSAの両側に配置して、オープンビット線方式としている。ビット線対BL、bBLの一方でワード線WLが活性化されたとき、他方ではダミーセルDCを選択するダミーワード線DWLが活性化されるようになっている。ダミーセルDCは、メモリセルMCと同様のMOSトランジスタにより構成され、そのバルク領域にデータ"0"、"1"の中間的なバルク電位を与えるものとする。

# [0144]

図の例では、二つのビット線対BL, bBLが選択ゲートSGにより選択されて一つのセンスアンプSAに接続される。あるセンスアンプSAにつながるビット線とは交互に配置される。この場合、一つのワード線WLにより同時に選択される4個のメモリセルMCに対して、センスアンプSAは二つである。即ち、同時に選択される4個のメモリセルMCのデータのうち、実際にセンスアンプSAで検出されるのは二つであり、残り

のメモリセルデータは、読み出されるもののセンスアンプには送られない。この発明では、通常のDRAMにおけるような破壊読み出しではないため、この様なセンスアンプ方式が可能になる。

#### [0145]

ところで、この発明による DRAMセルを 0.1μmルールの DRAM世代として実現する上では、次の二つの条件を両立させることが重要になる。

- ・条件1:基板バイアス効果を十分に利用すること
- ·条件2:pn接合のリーク電流を小さくすること
- これらの条件1,2は、バルク領域の不純物濃度に関して相反する要請になる。

#### [0146]

条件1は、大きな基板バイアス効果により、"0","1"データのしきい値電圧差を大きくするために必要であり、そのためには図1のp型シリコン層12(バルク領域)の不純物濃度(アクセブタ濃度)NAが例えば、NA=5×10<sup>18</sup>/cm<sup>3</sup>以上必要である。この事情を図41により説明する。図41は、バルク電位VBとNMOSトランジスタのしきい値Vthとの関係がアクセブタ濃度NAにより異なる様子を示している。

# [0147]

アクセプタ濃度がNA1のとき、"0","1"データのしきい値電圧差を $\Delta$ V t h 1、これより低いアクセプタ濃度NA2のときのしきい値電圧差を $\Delta$ V t h 2とすると、 $\Delta$ V t h 1 >  $\Delta$ V t h 2となる。即ち、"0","1"データのしきい値電圧差を大きくするためには、アクセプタ濃度がある程度以上高いことが必要になる。

なお、 $NA=5\times10^{18}$ / $cm^3$ 以上のアクセプタ濃度濃度は、チャネル長が L=0.  $1\mu m$ 程度の微細MOSトランジスタでの確実な動作を行わせるにも必要である。

# [0148]

一方、条件2は、データ保持特性を保証する上で必要になり、この場合バルク 領域の不純物濃度は当然低い方がよい。 0. 1 μ m ルールの D R A M 世代で、バルク領域に 1 0 秒間データを保持するためには、ソース、ドレインの p n 接合リ  $- 2 \times 3 \times 10^{-17}$  A/c m  $^2$ 以下に抑えることが必要になる。また、リーク電流の主成分であるトンネル電流を下げるためには、p n 接合部に形成される空乏層内の電界は、 $2.5 \times 10^5$  V/c m 以下に抑えなければならない。これは、バルク領域のアクセプタ濃度が $NA=1.0 \times 10^{17}$ /c m  $^3$ 以下で実現できる値である。条件1から要請される上述のアクセプタ濃度では、空乏層内の電界は、 $1.7 \times 10^6$  V/c m (2 Vの逆バイアス時)となり、条件2の要請を満たすことができない。

# [0149]

図40は、以上のような相反する条件1,2を満たす可能性を持つ実施の形態のDRAMセルMCの構造を、図1に対応させて示している。図1のセル構造との相違は、p型シリコン層12からなるバルク領域にある。即ちこの実施の形態の場合、バルク領域を、ドレイン、ソース拡散層14,15に接するボロン濃度(アクセプタ濃度)が比較的低いp型拡散層12aと、ドレイン、ソース拡散層14,15からは離れたチャネル長方向の中央部に配置されたボロン濃度(アクセプタ濃度)が高いp<sup>+</sup>型拡散層12bとから構成している。p<sup>+</sup>型拡散層12bは、底部のシリコン酸化膜11に達する深さに形成されている。

# [0150]

このセル構造は、等価的に、しきい値電圧が高いNMOSトランジスタをしきい値電圧の低い二つのNMOSトランジスタで挟んだ形になっている。このとき全体のしきい値電圧は、中央部の $p^+$ 型拡散層 12b により支配される。一方、ドレイン、ソース拡散層 14,15 は、低濃度のp 型拡散層 12a との間でpn 接合を構成しているから、バルク領域全体を高濃度の $p^+$ 型拡散層で形成する場合に比べて、リーク電流が小さくなる。以上の結果、上述した相反する二つの条件 1,2 を満たすことが可能になる。

# [0151]

具体的に、図40のセル構造により効果が得られるかとうか、またとの様な濃度設定や位置設定が必要か、等について、以下に検討結果を説明する。まず、予備的な検討として、図42(a)(b)に示すように、n型拡散層(ドナー濃度ND)とp型拡散層(アクセプタ濃度NA)のpn接合に、電圧Vの逆バイアス

を与えたときの空乏層の拡かり、及び内部電界Eの強度分布を求める。pn接合は急峻な接合(abrupt junction)であると仮定する。図42に示すように、pn接合を横切る方向にx軸を定義する。

このとき、n型拡散層及びp型拡散層内の電位を $\phi$ D,  $\phi$ Aとし、空乏層のn型拡散層内の先端位置を-xn、p型拡散層内での先端位置をxpとして、ボアソンの方程式及び、n型拡散層とp型拡散層内の電界ED, EAは、数25で表される。  $\varepsilon$  はシリコンの誘電率である。

[0152]

【数25】

境界条件は、ビルトインポテンシャルをøbiとして、次の数26で表される

[0154]

【数 2 6】

$$E D (-x n) = 0$$

$$\phi$$
 D (-xn) =  $\phi$  b i + V

$$E D (0) = E A (0)$$

$$\phi$$
 D (0) =  $\phi$  A (0)

$$E A (x p) = 0$$

$$\phi A (x p) = 0$$

[0155]

これらの境界条件を入れて、数25を解くと、次の数27が得られる。

[0156]

【数27】

$$E D = (q / \varepsilon) ND \cdot x + A \qquad (-x n < x < 0)$$

$$\phi D = - (q/2 \epsilon) ND \cdot x^{2} - A \cdot x + B \qquad (-x n < x < 0)$$

$$E A = - (q/\epsilon) NA \cdot x + C \qquad (0 < x < x p)$$

$$\phi A = (q/2 \epsilon) NA \cdot x^{2} - C \cdot x + D \qquad (0 < x < x p)$$

$$[0 1 5 7]$$

数27において、A~Dは、数26の境界条件で決まる定数である。数27の解を数26の境界条件の式に代入すると、次の数28が得られる。

[0158]

【数28】

$$- (q / \epsilon) ND \cdot xn + A = 0$$

$$- (q/2 \epsilon) ND \cdot xn^2 + A \cdot xn + B = \phi b i + V$$

A = C

B = D

$$- (q / \epsilon) NA \cdot x p + C = 0$$

$$(q / 2 \epsilon) NA \cdot x p^{2} - C \cdot x p + D = 0$$

[0159]

数28は、6個の未知数である、xn,xp,A,B,C及びDを決定する方程式である。これを解くことにより、下記数29を得る。

[0160]

【数29】

$$x n = \{ 2 \epsilon NA (\phi b i + V) / q ND (NA + ND) \}^{1/2}$$
  
 $x p = \{ 2 \epsilon ND (\phi b i + V) / q NA (NA + ND) \}^{1/2}$   
[0161]

また、最大電界強度 Emax は、x=0 の点での電界であり、下記数 30 で表される。

[0162]

【数30】

E m a x = A = 
$$(q/\epsilon)$$
 N D · x n  
=  $\{2 q N A \cdot N D (\phi b i + V) / \epsilon (N A + N D)\}^{1/2}$   
 $\{0 1 6 3\}$ 

空乏層全体の幅W=xn+xpは、次の数31となる。

[0164]

【数31】

W = { 2  $\varepsilon$  (NA+ND) ( $\phi$  b i + V) / q NA · ND}  $\frac{1}{2}$ 

電界強度分析は、図42(b)に示したようになる。

以上の予備検討結果に基づいて、次に図43(a)(b)に示すように、p型拡散層が、高アクセプタ濃度NAと低アクセプタ濃度naの部分に分かれている場合を検討する。これは、図40の実施の形態のセル構造におけるドレイン接合側の構造に相当する。この場合も、接合は急峻接合であるものとする。距離軸は、先の予備検討の結果との比較のために、小文字xに代わって、大文字Xを用いる。p型拡散層に拡がる空乏層の先端位置Xpは、低アクセプタ濃度naの領域を越えて、Xp>Lであるものとする。

このとき、ポアソンの式及び電界の式は、数25に対して、p型拡散層を高アクセプタ濃度NAの領域と低アクセプタ濃度naの領域に分けて考えることにより、次の数32となる。高アクセプタ濃度NAの領域の電位φA,電界EAに対して、低アクセプタ濃度naの領域の電位,電界をそれぞれφa,Eaとして示す。

[0166]

【数32】

$$d^{2} \phi D / dX^{2} = - (q/2 \epsilon) ND \qquad (-X n < X < 0)$$

$$d^{2} \phi a / dX^{2} = (q/2 \epsilon) na \qquad (0 < X < L)$$

$$d^{2} \phi A / dX^{2} = (q/2 \epsilon) NA \qquad (L < X < X p)$$

$$E D = - d \phi D / dX \qquad (-X n < X < 0)$$

$$E a = - d \phi a / dX \qquad (0 < X < L)$$

$$E A = - d \phi A / dX \qquad (L < X < X p)$$

境界条件は、次の数33で表される。

[0168]

```
【数33】
ED(-Xn) = 0
\phiD(-Xn) = \phib i + V
```

$$ED(0) = Ea(0)$$

$$\phi D (0) = \phi a (0)$$

$$Ea(L) = EA(L)$$

$$\phi$$
 a (L) =  $\phi$  A (L)

$$EA(Xp) = 0$$

$$\phi A (Xp) = 0$$

[0169]

数32を解くと、下記数34が得られる。

# 【数34】

E D = 
$$(q/\epsilon)$$
 N D · X + A  $(-X n < X < 0)$   
 $\phi$  D =  $-(q/2\epsilon)$  N D ·  $X^2 - A \cdot X + B$   $(-X n < X < 0)$   
E a =  $-(q/\epsilon)$  n a · X + C  $(0 < X < L)$   
 $\phi$  a =  $(q/2\epsilon)$  n a ·  $X^2 - C \cdot X + D$   $(0 < X < L)$   
E A =  $-(q/\epsilon)$  N A · X + E  $(L < X < X p)$   
 $\phi$  A =  $(q/2\epsilon)$  N A ·  $X^2 - E \cdot X + F$   $(L < X < X p)$ 

数34において、A~Fは、数33の境界条件で決まる定数である。数34の解を数33の境界条件の式に代入すると、次の数35が得られる。

# 【数35】

$$- (q / \epsilon) ND \cdot Xn + A = 0$$

- 
$$(q/2 \epsilon) ND \cdot Xn^2 + A \cdot Xn + B = \phi b i + V$$

$$A = C$$

$$B = D$$

$$- (q/\epsilon) n a \cdot L + C = - (q/\epsilon) NA \cdot L + E$$

 $(q/2 \epsilon)$  n a · L<sup>2</sup>-C · L+D=  $(q/2 \epsilon)$  NA · L<sup>2</sup>-E · L+F -  $(q/\epsilon)$  NA · X p+E=0  $(q/2 \epsilon)$  NA · X p<sup>2</sup>-E · X p+F=0 (0173)

数 35 は、 8 個 の 未知数 で ある、 X n , X p , A , B , C , D , E 及 v F を 決定する 方程式 で ある。 これを解くことにより、 下記数 36 を 得る。

[0174]

【数36】

 $X n = -L \cdot (NA-na)/(NA+ND)$ 

 $+L \cdot \{ (NA/ND) (NA-na) (ND+na)/(NA+ND)^{2} + (xn/L)^{2} \}^{1/2}$ 

 $\times p = (1/NA) \cdot [ND \cdot Xn + (NA-na) \cdot L]$ 

[0175]

ここで、数36におけるxnは、先に図42のpn接合について解いたn型拡散層への空乏層の伸びを示し、数29で表されるものである。また、最大電界Emaxは、X=0での電界であり、下記数37で表される。

[0176]

【数37】

 $E m a x = A = (q / \epsilon) N D \cdot X n$ 

[0177]

このときの電界強度分析は、図43(b)に示した通りである。数36において、Lを0に限りなく近づけるか、或いはアクセプタ濃度naを限りなくNAに近づければ、Xn=xnとなることが確認される。

[0178]

以上の検討結果に基づいて、次に図40のセル構造の最適化条件を具体的に検討する。まず、図44は、p型拡散層の高アクセプタ濃度をNA= $5\times10^{18}$ /  $cm^3$ 、低アクセプタ濃度をna= $1\times10^{17}$ /  $cm^3$ 、n型拡散層のドナー濃度をND= $1\times10^{20}$ /  $cm^3$ 、印加電圧をV=2.0 V、周囲温度を85 Cとして、低アクセプタ濃度領域の幅Lと、空乏層の伸びXn,Xpの関係を求めた結果である。

# [0179]

図40のセルにおいて、チャネル長が $0.1\mu m$ であるとし、ソース、ドレインからの空乏層の伸びが対称であるとすれば、パンチスルーを生じないためには、 $Xp<5\times10^{-6}$  c mであることが必要である。この条件を満たすためには、 図44から、L<4.0×10 $^{-6}$  c m=0.04 $\mu m$ でなければならない。ある程度の余裕を見ると、L=0.02 $\mu m$ が妥当なところである。このとき、p型拡散層への空乏層の伸びXpは、高p0セブタ濃度p0 の領域にp0.01 $\mu m$ 食い込んでいることがわかる。

## [0180]

図44と同様の条件で、最大電界強度Emaxの距離し依存性を示すと、図45のようになる。上に求めた妥当な距離 $L=0.02\mu m$ のとき、最大電界強度は、 $Emax=9.0\times10^5 V/cm$ である。これは、バルク領域全体を高アクセプタ濃度 $NA=5\times10^{18}/cm^3$ の領域のみで構成した場合と比べて、小さくなっているものの、まだ1/2程度までしか最大電界が弱められていない。更にこの電界の1/3程度まで小さくすることが望まれる。

#### [0181]

そこで次に、図43において、n型拡散層のドナー濃度NDを低くする効果を検討する。これは、空乏層がn型拡散層側にもより延びることになり、最大電界強度を弱めることが期待されるためである。

図46は、図44に対して、n型拡散層のドナー濃度N Dを、N D=1×10 $1^{7}$  / c  $m^{3}$  と低くした場合について、低アクセプタ濃度領域の幅Lと、空乏層の伸びX n , X p の関係を求めた結果である。また、図47は、このときの最大電界強度E m a x の距離しに対する依存性を、図35に対応させて示している。

## [0182]

この結果から、ソース、ドレイン拡散層の濃度を下げれば、例えば、L=0.025 $\mu$ m、Xp=0.03 $\mu$ mで、最大電界強度Emax=3.0×10 $^5$ V / cmという値が得られる。この最適化条件での、図40のセル構造における寸法と空乏層の伸びの様子を図48に示す。

# [0183]

ソース、ドレインのn型拡散層濃度を低くすると、これらに対するコンタクト 抵抗が問題になる。これに対しては、通常のDRAMのピット線コンタクトについて行われているように、コンタクト孔に再拡散を行うことが好ましい。或いは、ソース、ドレイン拡散層の表面に金属シリサイド膜を形成するサリサイド構造を採用することも有効である。

#### [0184]

しかし、ソース、ドレインのn型拡散層濃度が $ND=1\times10^{17}/cm^3$ と低い場合、200 以外の 200 に示したように、200 に引ゅる 200 に引ゅる 200 に引ゅる 200 に引ゅる 200 には、いわゆる 200 と供用することが望ましい。

#### [0185]

図40のセル構造に対して、LDD構造を採用したセル構造の実施の形態を、図49に示す。ドレイン拡散層14が、チャネル領域に接する低ドナー濃度のn型拡散層14aと、高ドナー濃度のn<sup>†</sup>型拡散層14bとから構成される。ソース拡散層15についても同様に、チャネル領域に接する低ドナー濃度のn型拡散層15aと、高ドナー濃度のn<sup>†</sup>型拡散層15とから構成される。ソース、ドレイン拡散層及びゲート電極には、サリサイド工程により金属シリサイド膜18が形成されている。

但し、このLDD構造は、ドレイン、ソースのうち例えば、ピット線に接続されるドレイン側のみとすることもできる。

# [0186]

次に、この様なLDD構造を採用したセル構造の場合の空乏層の伸び及び電界強度分布について具体的に検討する。図50(a)(b)は、このセル構造の例えばドレイン側接合に着目した模式的pn接合構造と電界分布を、図43(a)(b)と対応させて示している。n型拡散層は低ドナー濃度ndの領域と高ドナー濃度NDの領域からなり、p型拡散層は、低アクセブタ濃度naの領域と高アクセプタ濃度NAの領域とからなる。低ドナー濃度ndの領域の幅はLnとし、低アクセプタ濃度naの領域の幅はLpとしてある。高ドナー濃度NDの領域と高アクセプタ濃度NAの領域はそれぞれ、ビット線コンタクト及びソース線コン

タクトの抵抗やトランジスタ特性上必要とされる制約で決まる濃度を持つものと する。

[0187]

空乏層の伸びが、Xp>Lp, Xn>Lnとなる様な逆パイアス条件を仮定する。このとき、ボアソンの方程式は、数33に対して、次の数38のように表される。高アクセプタ濃度NAの領域の電位 $\phi A$ , 電界EAに対して、低アクセプタ濃度naの領域の電位,電界をそれぞれ $\phi a$ , Eaとし、高ドナー濃度NDの領域の電位  $\phi D$ , 電界EDに対して、低ドナー濃度ndの領域の電位,電界をそれぞれ $\phi d$ , Edとして示す。

[0188]

# 【数38】

$$d^{2} \phi D / d X^{2} = - (q / 2 \epsilon) ND \qquad (-X n < X < -L n)$$

$$d^{2} \phi d / d X^{2} = - (q / 2 \epsilon) n d \qquad (-L n < X < 0)$$

$$d^{2} \phi a / d X^{2} = (q / 2 \epsilon) n a \qquad (0 < X < L p)$$

$$d^{2} \phi A / d X^{2} = (q / 2 \epsilon) NA \qquad (L p < X < X p)$$

$$E D = - d \phi D / d X \qquad (-X n < X < -L n)$$

$$E d = - d \phi d / d X \qquad (-L n < X < 0)$$

$$E a = - d \phi a / d X \qquad (0 < X < L p)$$

$$E A = - d \phi A / d X \qquad (L p < X < X p)$$

$$[0 1 8 9]$$

境界条件は、次の数39で表される。

[0190]

# 【数39】

$$E D (-X n) = 0$$

$$\phi$$
 D  $(-X n) = \phi$  b  $i + V$ 

$$ED (-Ln) = Ed (-Ln)$$

$$\phi D (-L n) = \phi d (-L n)$$

$$E d (0) = E a (0)$$

$$\phi$$
 d (0) =  $\phi$  a (0)

```
Ea(Lp) = EA(Lp)
\phi a (Lp) = \phi A (Lp)
EA(Xp) = 0
\phi A (Xp) = 0
      [0191]
  数38を解くと、下記数40が得られる。
      [0192]
 【数40】
ED = (q / \epsilon) ND \cdot X + A
                                         (-X n < X < -L n)
\phi D = - (q/2 \epsilon) ND \cdot X^2 - A \cdot X + B \quad (-Xn < X < -Ln)
E d = (q / \epsilon) n d \cdot X + C
                                          (-L n < X < 0)
\phi d = - (q/2 \epsilon) n d \cdot X^{2} - C \cdot X + D \quad (-L n < X < 0)
E a = - (q / \epsilon) n a \cdot X + E
                                         (0 < X < L p)
\phi a = (q/2 \epsilon) n a \cdot X^2 - E \cdot X + F (0 < X < L p)
EA = - (q / \epsilon) NA \cdot X + G
                                         (L p < X < X p)
\phi A = (q/2 \epsilon) NA \cdot X^2 - G \cdot X + H \qquad (Lp < X < Xp)
      [0193]
 数40において、A~Hは、数39の境界条件で決まる定数である。数40の
解を数39の境界条件の式に代入すると、次の数41が得られる。
      [0194]
【数41】
   =-(q/\epsilon) ND \cdot Ln^2 + A \cdot Ln + B
```

$$- (q/\epsilon) ND \cdot Xn + A = 0$$

$$- (q/2\epsilon) ND \cdot Xn^{2} + A \cdot Xn + B = \phi b i + V$$

$$- (q/\epsilon) n d \cdot Ln + C = - (q/\epsilon) ND \cdot Ln + A$$

$$- (q/2\epsilon) n d \cdot Ln^{2} + C \cdot Ln + D$$

$$= - (q/\epsilon) ND \cdot Ln^{2} + A \cdot Ln + B$$

$$C = E$$

$$D = F$$

$$- (q/\epsilon) n a \cdot Lp + E = - (q/\epsilon) NA \cdot Lp + G$$

$$(q/2 \epsilon)$$
 n a · L p  $^{2}$  – E · L p + F  
=  $(q/2 \epsilon)$  N A · L p  $^{2}$  – G · L p + H  
–  $(q/\epsilon)$  N A · X p + G = 0  
 $(q/2 \epsilon)$  N A · X p  $^{2}$  – G · X p + H = 0  
 $[0 1 9 5]$ 

数41の10個の方程式を解くと、10個の変数Xn, Xp, A~Hが求められる。空乏層の幅Ln, Lpは、次の数42で表される。

[0196]

#### 【数42】

 $\times n = [(ND-nd)Ln-(NA-na)Lp]/(NA+ND) +$ 

[1/(NA+ND)] (NA/ND) 1/2 · [(NA-na) (ND+na) Lp<sup>2</sup> + (ND-nd) (NA+nd) Ln<sup>2</sup> + 2 (NA-na) (ND-nd) LpLn+ (NA+ND) (2  $\varepsilon$  /q) ( $\phi$  bi+V)] 1/2

 $\times p = [(NA-na)Lp-(ND-nd)Ln]/(NA+ND) +$ 

[1/(NA+ND)] (ND/NA)  $^{1/2}$  · [(ND-nd) (NA+nd) Ln<sup>2</sup> + (NA-na) (ND+na) Lp<sup>2</sup> + 2 (ND-nd) (NA-na) LpLn+ (NA+ND) (2  $\varepsilon$  /q) ( $\phi$  bi+V)]  $^{1/2}$ 

[0197]

電界強度分布は、250(b)のようになり、最大電界Emaxは、X=0の点でのそれであり、数40の第3式から、下記数43で与えられる。

[0198]

# 【数43】

Emax = C =  $(q/\epsilon) \{NA \cdot Xp - (NA-na)/Lp\}$ 

以上において計算したXp, Xn及びEmaxを具体的な数値を入れて求めた結果を次に説明する。

図 5 1 は、p型拡散層の高アクセプタ濃度をNA= $5\times10^{18}/cm^3$ 、低アクセプタ濃度を $na=1\times10^{17}/cm^3$ 、n型拡散層の高ドナー濃度を $ND=1\times10^{19}/cm^3$ 、低ドナー濃度を $nd=2\times10^{17}/cm^3$ とし、印加電圧をV=2.0V、周囲温度を85 Cとして、低ドナー濃度領域の幅をLn=0.03 μ mに固定した場合の、低アクセプタ濃度領域の幅Lp と、空乏層の伸びXn

, Xpの関係を求めた結果である。

図52は、同様の条件で最大電界強度Emaxを求めた結果である。

# [0200]

これらの結果から、Lp=0.025 $\mu$ mに設定すれば、Xp=0.03 $\mu$ mとなり、最大電界強度はEmax=5.0×10 $^5$ V/cmとなる。

図53は、上述の最大電界強度のときの図49のセル構造における空乏層の拡 がり方と各部の寸法をドレイン領域側について示している。

# [0201]

上述の最大電界強度は、図43で解析したように、ソース、ドレイン拡散層に低濃度層がない場合のそれに比べて、1/3以下になっている。従って、図49に示したように、バルク領域を高濃度層と低濃度層により形成すると同時に、ドレイン及びソースをLDD構造とすることによって、最大電界強度を抑えてリーク電流を小さくすること、また基板バイアス効果を十分に発揮させることが可能になる。即ち、先の相反する条件1,2を満足して、優れたDRAM特性を得ることができる。

#### [0202]

次に、図49に示したメモリセルMCの構造を実現するための具体的な製造方法を、図54万至図57を参照して説明する。図49のメモリセルMCは実際には、図3及び図4で説明したと同様のセルアレイとして配置される。即ち、p型シリコン層12は、紙面に直交する方向の側面が素子分離絶縁膜に接する状態でストライプ状の素子領域としてパターン形成されるが、その素子分離工程の説明は省略する。

# [0203]

図54に示すように、p型シリコン層12(低濃度p型層12aとなる)の表面にまず、素子領域に開口を持つマスク31を形成し、更にこのマスク31の開口側壁に側壁絶縁膜32を形成する。具体的に、マスク31は例えばシリコン酸化膜を堆積してRIEによりパターニングする。そして、シリコン窒化膜を堆積し、エッチパックを行って側壁絶縁膜32として残す。この状態で、ボロンイオン注入を行って、p型シリコン層12に高濃度のp<sup>†</sup>型層12bを形成する。

## [0204]

次に、図55に示すように、側壁絶縁膜32を選択的にエッチング除去した後、露出したp型シリコン層12の表面にゲート絶縁膜16を形成し、多結晶シリコン膜を堆積して平坦化処理を行って、ゲート電極13を埋め込む。

#### [0205]

次いで、マスク31をエッチング除去し、ゲート電極13をマスクとして砒素イオン注入を行って、低濃度のドレイン、ソース拡散層14a,15aを形成する。そして、図47に示すように、ゲート電極13の側壁に側壁絶縁膜33を形成し、再度砒素イオン注入を行って、高濃度のドレイン、ソース拡散層14b,15bを形成する。この後、サリサイド工程によって、図49に示すように、ドレイン、ソース拡散層14,15及びゲート電極13上に金属シリサイド膜18を形成する。

## [0206]

以上のように、ゲート電極の形成にダマシーン法を適用することにより、トランジスタのバルク領域のうち、チャネル長方向の中央部にセルフアラインされた 状態でp<sup>†</sup>型層 1 2 b を形成することができる。

#### [0207]

セルトランジスタのバルク領域中央部を高濃度層とする構造は、セルトランジスタをプレーナ構造とする場合に限られない。図58A及び図58Bは、柱状の半導体層を用いて、この発明に係る1トランジスタ/1セル構造を実現した実施の形態について、一つのメモリセルMC部の平面図とそのAーA、断面図を示している。

#### [0208]

シリコン基板40に、柱状シリコン層49が形成されて、この柱状シリコン層49の側周面を利用して、いわゆるSGT (Surrounding Gate Transistor)が作られる。柱状シリコン層49は、底部にn<sup>+</sup>型ソース拡散層43が形成され、高さ方向に、p型層45により挟まれた状態でp<sup>+</sup>型層46を有する。柱状シリコン層49の表面にはn<sup>+</sup>型ドレイン拡散層44が形成される。

# [0209]

柱状シリコン層 4 1 の側周面にゲート絶縁膜 4 1 が形成され、これを取り囲んでゲート電極 4 2 が形成される。ゲート電極 4 2 は、一方向に連続的に形成されてワード線WLとなる。この様に形成されたSGT は層間絶縁膜 4 7 で覆われ、この上にビット線(BL) 4 8 が形成される。ビット線 4 8 は、n 4 型拡散層 4 4 に接続される。

# [0210]

このSGT構造のメモリセルも、バルク領域がフローティングであり、先の実施の形態で説明したと同様の書き込み方式により、バルク領域に過剰の多数キャリアを保持し、或いはこれを放出するという動作により、ダイナミックなデータ記憶ができる。そして、バルク領域の中央部に配置した高濃度 p + 型層 4 6 と低濃度 p 型層 4 5 との不純物濃度や寸法の最適化を行うことによって、二値データのしきい値電圧差を大きくする十分な基板バイアス効果が得られ、またリーク電流を低減して優れたデータ保持特性を得ることが可能になる。

#### [0211]

図59A及び図59Bは、更に他の実施の形態による1トランジスタ/1セルのDRAMセル構造を示している。図59Aは、ピット線(BL)58を仮想線で示して、それ以下の構造を分かりやすくした斜視図であり、図59Bはピット線方向に沿った断面図を示している。

# [0212]

この実施の形態の場合、シリコン基板50上にシリコン酸化膜51で分離されたp型シリコン層52(これが低濃度層52aとなる)が、上面及び両側面を露出した状態で島状に形成される。そしてこのシリコン層52の上面及び両側面に、ゲート絶縁膜54を介してゲート電極54を形成して、セルトランジスタが構成される。ゲート電極54は一方向に連続的にパターニングされてワード線WLとなる。

## [0213]

シリコン層52のトランジスタ領域には、チャネル長方向中央部に高濃度の p +型層52b が形成される。ドレイン、ソース拡散層55,56は、低濃度 n型

拡散層 5 5 a , 5 6 a と高濃度 n <sup>†</sup>型拡散層 5 5 b , 5 6 b とから構成されたし D D 構造としている。トランシスタ領域は層間絶縁膜 5 7 で覆われ、この上にド レイン拡散層にコンタクトするピット線 5 8 が形成される。

#### [0214]

この実施の形態のメモリセルも、バルク領域がフローティングであり、先の実施の形態で説明したと同様の書き込み方式により、バルク領域に過剰の多数キャリアを保持し、或いはこれを放出するという動作により、ダイナミックなデータ記憶ができる。そして、バルク領域の中央部に配置した高濃度 p +型層 5 2 b と低濃度 p 型層 5 2 a との不純物濃度や寸法の最適化を行うことによって、二値データのしきい値電圧差を大きくする十分な基板バイアス効果が得られ、またリーク電流を低減して優れたデータ保持特性を得ることが可能になる。

#### [0215]

この発明は上記実施の形態に限られない。実施の形態ではp型シリコン層に形成したNMOSトランジスタを用いたが、n型シリコン層を用いたPチャネルMOSトランジスタをメモリセルとしても同様の原理でダイナミック記憶が可能である。この場合、多数キャリアして電子のバルク領域でのと蓄積と放出を利用することになる。

また、実施の形態ではSOI基板を用いたが、pn接合分離によりフローティングとした半導体層を用いたMOSトランジスタにより、同様の原理のメモリセルを構成することも可能である。

## [0216]

### 【発明の効果】

以上述べたようにこの発明によれば、単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ 装置を提供することができる。

# 【図面の簡単な説明】

#### 

この発明によるDRAMのメモリセル構造を示す断面図である。

#### 【図2】

同DRAMのメモリセルの等価回路である。

【図3】

同DRAMのメモリセルアレイのレイアウトである。

[図4]

図3のA-A'及びB-B'断面図である。

【図5】

同DRAMセルのワード線電位とバルク電位の関係を示す図である。

【図6】

同DRAMセルの読み出し方式を説明するための図である。

【図7】

同DRAMセルの他の読み出し方式を説明するための図である。

【図8】

同DRAMの"1"データ読み出し/リフレッシュの動作波形を示す図である

【図9】

同DRAMの"0"データ読み出し/リフレッシュの動作波形を示す図である

【図10】

同DRAMの"1"データ読み出し/"0"データ書き込みの動作波形を示す 図である。

【図11】

同DRAMの"0"データ読み出し/"1"データ書き込みの動作波形を示す 図である。

[図12]

同DRAMの他の読み出し方式による"1"データ読み出し/リフレッシュの動作波形を示す図である。

【図13】

同DRAMの他の読み出し方式による"0"データ読み出し/リフレッシュの動作波形を示す図である。

【図14】

同DRAMの他の読み出し方式による"l"データ読み出し/"0"データ書き込みの動作波形を示す図である。

【図15】

同DRAMの他の読み出し方式による"0"データ読み出し/"1"データ書き込みの動作波形を示す図である。

【図16】

同DRAMセルのゲート容量Сgb一電圧Vgbの特性を示す図である。

【図17】

同DRAMセルの定電流読み出し方式による等価回路図である。

【図18】

同DRAMセルの読み出し動作によるビット線電位変化を示す図である。

【図19】

同DRAMセルの"0"書き込み速度を説明するための等価回路である。

【図20】

図 1 9 の p 型層の電位変化を示す図である。

【図21】

同DRAMセルの"0"データセルのゲート容量Cgb-電圧Vgb曲線(p型多結晶シリコンゲートの場合)を示す図である。

【図22】

同じく"0"データセルのワード線電位Vwlとバルク電位VBの関係を示す 図である。

【図23】

同DRAMセルの"1"データセルのワード線電位Vwlとバルク電位VBの関係を示す図である。

【図24】

"1"データセルのゲート容量 Cgb 一電圧 Vgb 曲線(p型多結晶シリコンゲートの場合)を示す図である。

【図25】

"1"データセルのゲート容量Cgb一電圧Vgb曲線(n型多結晶シリコンゲートの場合)を示す図である。

#### 【図26】

"1"データセルのワード線電位Vwlとバルク電位VBの関係(n型多結晶シリコンゲートの場合)を示す図である。

#### 【図27】

"0"データセルのゲート容量 Cgb 一電圧 Vgb 曲線(p型多結晶シリコンゲートの場合)を示す図である。

#### [図28]

同"0"データセルのワード線電位Vwlとバルク電位VBの関係(n型多結晶シリコンゲートの場合)を示す図である。

# 【図29】

薄いシリコン層を用いた場合の"l"データセルのゲート容量 Cgb-電圧 Vgb曲線(p型多結晶シリコンゲートの場合)を示す図である。

#### 【図30】

同" l" データセルのワード線電位 V w l とバルク電位 V B の関係を示す図である。

#### 【図31】

薄いシリコン層を用いた場合の"0"データセルのゲート容量 Cgb 一電圧 Vgb 曲線 (p型多結晶シリコンゲートの場合)を示す図である。

#### 【図32】

同"0"データセルのワード線電位Vwlとバルク電位VBの関係を示す図である。

#### 【図33】

シリコン層の不純物濃度と"0","1"データのしきい値の差との関係を示す図である。

#### 【図34】

同じくシリコン層の不純物濃度と"1"データセルのセル電流の関係を示す図である。

【図35】

同じくシリコン層の不純物濃度と読み出し時のビット線電位変化の時間の関係を示す図である。

【図36】

"1"データセルのデータ保持時のパルク電位としきい値の関係(p型多結晶シリコンゲートの場合)を示す図である。

【図37】

"1"データセルのデータ保持時のバルク電位としきい値の関係(n型多結晶シリコンゲートの場合)を示す図である。

【図38】

ワード線電位変化としきい値はらつきの関係を示す図である。

【図39】

この発明によるセンスアンプレイアウトの例を示す図である。

【図40】

他の実施の形態によるDRAMセル構造を図1に対応させて示す断面図である

【図41】

MOSトランジスタのバルク電位としきい値電圧の関係を示す図である。

【図42】

図40のセル構造の有効性を検討するための予備検討のための基本的なpn接合構造とその電界分布を示す図である。

【図43】

図40のセル構造の有効性を検討するためのドレイン側のpn接合構造とその電界分布を示す図である。

【図44】

図43における低濃度p型層の幅と空乏層の伸びの関係を示す図である。

【図45】

同じく低濃度p型層の幅と最大電界強度の関係を示す図である。

【図46】

n型拡散層の濃度をより低くした場合について、図44に対応する低濃度p型層の幅と空乏層の伸びの関係を示す図である。

【図47】

同じく低濃度p型層の幅と最大電界強度の関係を示す図である。

【図48】

図40のセル構造の最適化条件での空乏層の伸びの様子を示す図である。

[図49]

図40のセル構造を改良した実施の形態のセル構造を示す断面図である。

【図50】

図49のセル構造の有効性を検討するためのドレイン側のpn接合構造とその電界分布を示す図である。

【図51】

図50における低濃度p型層の幅と空乏層の伸びの関係を示す図である。

【図52】

同じく低濃度p型層の幅と最大電界強度の関係を示す図である。

【図53】

図49のセル構造の最適化条件での空乏層の伸びの様子を示す図である。

【図54】

図49のセルの製造工程を説明するための図である。

【図55】

図49のセルの製造工程を説明するための図である。

【図56】

図49のセルの製造工程を説明するための図である。

【図57】

図49のセルの製造工程を説明するための図である。

【図58A】

他の実施の形態によるセル構造を示す平面図である。

【図 5 8 B】

図58AのA-A、断面図である。

# 【図59A】

他の実施の形態によるセル構造を示す斜視図である。


# 【図59B】

図59Aのビット線方向に沿った断面図である。


# 【符号の説明】


10…シリコン基板、11…シリコン酸化膜、12…シリコン層(フローティング)、12…ゲート酸化膜、13…ゲート電極(ワード線)、14…n型ドレイン拡散層(ピット線)、15…n型ソース拡散層(固定電位)。

【図1】





【図2】







【図4】






【図6】






【図8】

"1"read/refresh




"0"read/refresh




【図10】

"1"read/"0"write




# 

"0"read/"1"write




【図12】

"1"read/refresh




# [213]

"0"read/refresh




【図14】


"1"read/"0"write




"0"read/"1"write





【図16】







[218]







[図20]







[図22]







[24]







【図26】







[28]







【図30】







【図32】







[図34]







[図36]










[239]








【图41】















【図44】







【図46】







【图48】







[図50]










【図52】







【図54】







【図56】







【図58A】





【図59A】





## 【書類名】 要約書

## 【要約】

【課題】 単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。

【解決手段】 1ビットのメモリセルMCが、SOI構造のp型シリコン層12からなる、他から電気的に分離されたフローティングのバルク領域を持つ一つのMOSトランジスタにより構成され、MOSトランジスタのゲート電極13がワード線WLに、ドレイン拡散層14がビット線BLに、ソース拡散層15が固定電位線にそれぞれ接続され、MOSトランジスタのバルク領域12にインパクトイオン化により生成した多数キャリアを注入して保持した第1のしきい値状態と、MOSトランジスタのバルク領域12の多数キャリアをドレイン側のpn接合の順方向バイアスにより放出した第2のしきい値状態とを二値データとして記憶する。

## 【選択図】 図1

## 出願人履歷

0000822 新規登録 599137013

神奈川県川崎市幸区堀川町72番地株式会社東芝0000702 住所変更 599137013

東京都港区芝浦一丁目1番1号 株式会社東芝